“前川径一”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]半导体设备及其制造方法-CN201710132353.0有效
发明人： 前川径一;蒲原史朗;山县保司;山本芳树 -专利权人：瑞萨电子株式会社
申请日： 2017-03-07 - 公布日： 2022-01-07 - 主分类号： H01L27/112 文献下载
摘要：为了提供一种能够改善信息的读出精度的配置有反熔丝存储单元的半导体设备。本发明提供一种半导体设备，其中，N沟道型的存储晶体管、选择核心晶体管和选择体晶体管分别以串联的方式电连接。存储晶体管和选择核心晶体管形成在SOI衬底的硅层中，并且，选择体晶体管形成在半导体衬底中。字线连接于存储晶体管的存储栅电极，并且，位线连接于选择体晶体管。在向位线施加与从字线施加到存储栅电极的电压极性相反的反电压的同时，执行写入操作。
半导体设备及其制造方法

[发明专利]半导体装置及其制造方法-CN201510994289.8有效
发明人： 前川径一;吉田省史;竹内隆;柳田博史 -专利权人：瑞萨电子株式会社
申请日： 2015-12-25 - 公布日： 2020-10-27 - 主分类号： H01L27/112 文献下载
摘要：本发明提供一种半导体装置及其制造方法，使半导体装置的性能提高。半导体装置具有SOI基板(1)和在SOI基板(1)形成的反熔丝元件(AF)。SOI基板(1)具有在支撑基板(2)的主面侧形成的p型阱区域(PW1)和在p型阱区域(PW1)上隔着BOX层(3)形成的SOI层(4)。反熔丝元件(AF)具有在SOI层(4)上隔着栅极绝缘膜(GI11)形成的栅电极(GE11)。由反熔丝元件(AF)形成存储元件，在存储元件的写入动作时，向栅电极(GE11)施加第1电位，并且向p型阱区域(PW1)施加与第1电位相同极性的第2电位。
半导体装置及其制造方法

[发明专利]制造半导体设备的方法-CN201811431496.2在审
发明人： 前川径一 -专利权人：瑞萨电子株式会社
申请日： 2018-11-26 - 公布日： 2019-07-09 - 主分类号： H01L21/762 文献下载
摘要：本公开的实施例涉及制造半导体设备的方法。为了改进半导体设备的可靠性，在制造半导体设备的方法中，通过离子注入p型杂质和氮(N)形成n型MISFET的接地平面区域，并且通过离子注入碳(C)和氟(F)之一以及n型杂质形成p型MISFET的接地平面区域。
半导体设备接地平面区域离子制造改进

[发明专利]半导体器件-CN201710660716.8在审
发明人：园田贤一郎;佃荣次;前川径一 -专利权人：瑞萨电子株式会社
申请日： 2017-08-04 - 公布日： 2018-02-13 - 主分类号： G11C16/04 文献下载
摘要：本文提供的半导体器件能够降低在半导体衬底上形成的存储元件的状态变化的可能性，所述半导体衬底和所述存储元件之间插入有绝缘层。所述半导体器件包括非易失性存储元件和偏压电路。所述非易失性存储元件中的每一个包括漏区和源区，栅电极以及电荷储存层，所述漏区和源区布置成将形成有沟道的半导体区域夹在中间，所述电荷储存层布置在所述栅电极和所述半导体区域之间。所述非易失性存储元件布置在半导体衬底上，且所述非易失性存储元件和所述衬底之间插入有绝缘层。当电子储存在电荷储存层中时，所述偏压电路使所述栅电极和所述漏区与所述源区中的至少一个之间的电势差减小，从而使储存在非易失性存储元件的沟道中的空穴减少。
半导体器件

[发明专利]制造半导体器件的方法及半导体器件-CN201310576884.0在审
发明人：卯尾崎宽;武田康裕;前川径一;长谷川拓实;舟山幸太;丸山祥辉;柴和利;工藤修一 -专利权人：瑞萨电子株式会社
申请日： 2013-11-18 - 公布日： 2014-05-28 - 主分类号： H01L21/8247 文献下载
摘要：本发明提供一种制造半导体器件的方法及半导体器件。目的在于通过在相同衬底上形成非易失性存储器和MOSFET时防止栅极电极中晶粒尺寸增大来提供一种具有改进可靠性的半导体器件。可以通过分别从相同层的薄膜形成非易失性存储器的控制栅极电极与其它MOSFET的栅极电极，并且从两个多晶硅薄膜层的堆叠配置控制栅极电极和栅极电极中的每个来实现该目的。
制造半导体器件方法

1
共 5 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top