“G01R31/3177”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果154个，建议您升级VIP下载更多相关专利

[发明专利]对设备总线进行采样-CN200780005845.8有效
发明人：埃里克·J·兰宁 -专利权人：菲尼萨公司
申请日： 2007-02-19 - 公布日： 2009-03-11 - 主分类号： G01R31/3177 文献下载
摘要：一种用于准备分接的数据以供进行分析的方法。以某一速率对总线上的数据进行采样并闩锁，以产生原始数据。然后，由针对待测试系统中的总线的协议而配置的转接单元对原始数据进行解码。然后，可以将经过解码的数据提供给协议分析器，以供进行分析。经过解码的数据和相应的原始数据还可以被进行校准，然后呈现给分析器以供进行协议分析。
设备总线进行采样

[实用新型]一种逻辑分析仪-CN200820045453.6无效
发明人：余炽业;梁世亮;宋跃;梁建文;许浩 -专利权人：东莞理工学院
申请日： 2008-03-25 - 公布日： 2009-01-14 - 主分类号： G01R31/3177 文献下载
摘要：本实用新型涉及信号处理领域，尤其涉及一种逻辑分析仪，该种逻辑分析仪，包括数据采集模块、数据存储模块、信号处理模块、系统控制模块和显示模块，所述系统控制模块与数据采集模块、数据存储模块、信号处理模块、显示模块相连接，所述数据采集模块包括连接在一起的采集控制装置和比较器，所述系统控制模块连接有通讯接口，所述通讯接口包括以太网接口，由于系统控制模块连接有以太网通讯接口，使得该逻辑分析仪既可单机使用，又可通过以太网通讯接口实现远程共享，连接远程终端PC机进行数据分析。
一种逻辑分析

[发明专利]半导体集成装置-CN200810100736.0无效
发明人：的场健二郎 -专利权人：冲电气工业株式会社
申请日： 2008-05-20 - 公布日： 2008-12-17 - 主分类号： G01R31/3177 文献下载
摘要：本发明提供一种半导体集成装置，其在利用内部振荡电路进行动作的半导体集成装置的测试模式中，不设置测试专用的外部时钟端子即可进行逻辑测试。半导体集成装置设置有：内部振荡电路(14)，其进行振荡来输出时钟信号；逻辑电路(12)，其在通常动作模式中，与所述时钟信号同步地将取入对象的数据信号取入，在测试模式中，在规定定时输出用于停止所述时钟信号的提供的停止信号，并在输出了该停止信号后与外部之间进行取入对象的数据信号的传送；以及控制电路(16、18、20)，其在通常动作模式中控制成使所述时钟信号提供给所述逻辑电路(12)，在测试模式中，在所述停止信号被输出后，控制成使时钟信号不提供给所述逻辑电路(12)。
半导体集成装置

[发明专利]用于对被集合成组的通道的标记-CN200810092017.9无效
发明人： E·A·迪金森;L·X·朗宁;S·C·赫林;T·L·塔尔 -专利权人：特克特朗尼克公司
申请日： 2008-02-13 - 公布日： 2008-08-20 - 主分类号： G01R31/3177 文献下载
摘要：本发明涉及一种用于对被集合成组的通道的标记，该标记具有与表示包含在组内的通道的通道号邻近的头部，还具有包围着所述通道号的尾部。当选择了组中最后一个通道时，以相同方向进一步转动选择旋钮会导致选择所述组，所述选择通过突出显示标记的至少一部分来指示。
用于集合成组通道标记

[发明专利]一种确定性自测试测试数据压缩装置及方法-CN200810057431.6有效
发明人：向东;赵阳 -专利权人：清华大学
申请日： 2008-02-01 - 公布日： 2008-07-23 - 主分类号： G01R31/3177 文献下载
摘要：本发明涉及集成电路领域，尤其涉及压缩测试集成电路的测试数据的技术。一种确定性自测试测试数据压缩装置，包括：相移器、响应压缩器，还包括：具有第一、第二异或网络的线性反馈移位寄存器，所述移位寄存器与所述相移器相连；扫描森林与加权随机信号产生逻辑单元，所述扫描森林与所述相移器相连，所述扫描森林的选通信号端与所述加权随机信号产生逻辑单元相连，其输出端与所述响应压缩器相连。本发明还提供了一种确定性自测试测试数据压缩方法。由于采用了加权随机信号产生逻辑单元来控制扫描森林的输入信号的特定信号值出现的概率，使得在伪随机自测试过程中故障覆盖率更高，从而减少了由确定性测试向量生成的测试数据的存储空间。
一种确定性测试数据压缩装置方法

[实用新型]逻辑分析仪-CN200720007292.7有效
发明人：王贤福;蔡小丹;蔡强;胡伦育 -专利权人：福建新大陆电脑股份有限公司
申请日： 2007-06-07 - 公布日： 2008-06-11 - 主分类号： G01R31/3177 文献下载
摘要：本实用新型涉及电子信号测试和电子信号模拟方面领域，尤其是属于对集成电路进行逻辑功能测试的逻辑分析仪。本实用新型所采取的技术方案是：它包含具有硬件压缩功能的专用集成电路模块FPGA分别与SDRAM数据缓冲区、时钟信号发生器、数字信号采集接口、AD转换模块、并行通信接口、级联扩展接口和供电模块连接；其中，AD转换模块通过模拟信号通道与阻抗变换模块连接，阻抗变换模块与模拟信号采集接口连接；数字信号采集接口和模拟信号采集接口通过采集模块、信号采集线与目标板采用级联方式连接。本实用新型的有益之处在于：由于本实用新型是基于PC的虚拟逻辑分析仪，显示屏与主机可以分开使用，因此结构简单，价格低廉。
逻辑分析

[发明专利]逻辑分析仪的波形显示方法及其逻辑分析仪-CN200610125834.0有效
发明人：王悦;王铁军;李维森 -专利权人：王悦;王铁军;李维森
申请日： 2006-08-25 - 公布日： 2008-02-27 - 主分类号： G01R31/3177 文献下载
摘要：一种逻辑分析仪的波形显示方法，包括：采集并存储波形数据点；将存储的波形数据点压缩成屏幕行像素两倍的波形数据点，计算压缩后波形数据点的最大最小值，并将它们对应为行象素点的最大最小值，根据当前行像素点及其前一点的最大值和最小值确定当前行像素点的显示方式，显示压缩后每个行像素上的波形；当接收到外部响应指令，需要对压缩后的行像素点波形进行放大显示时，将相邻行像素点之间填充内插点，以所述相邻行像素点前一点的最大值和最小值作为内插点的最大值和最小值，根据放大后的当前行像素点及其前一点的最大值和最小值确定放大后的当前行像素点的显示方式，根据所述显示方式显示放大后每个行像素上的波形。
逻辑分析波形显示方法及其

[实用新型]一种逻辑分析仪-CN200620132937.5无效
发明人：王悦;王铁军;李维森 -专利权人：王悦
申请日： 2006-08-25 - 公布日： 2007-12-12 - 主分类号： G01R31/3177 文献下载
摘要：一种逻辑分析仪，包括采集装置、比较器、存储装置、控制处理装置和显示屏，它们分别与控制处理装置相连，还包括分别和控制处理装置相连的数据缩放装置和显示处理装置，数据缩放装置对存储的数据进行压缩处理，将存储的波形数据点压缩成屏幕行像素两倍的波形数据点，计算每个压缩后波形数据点的最大最小值，并将它们对应为行像素点的最大最小值；对压缩后的行像素点进行放大显示时，将相邻行像素点之间填充内插点，并以所述相邻行像素点前一点的最大值和最小值作为内插点的最大值和最小值；显示处理对压缩或放大处理后每个行像素点进行显示处理，根据当前行像素点及其前一点的最大值和最小值确定当前行像素点的显示方式。
一种逻辑分析

[发明专利]一种检测专用集成电路的方法及装置-CN200710098743.7无效
发明人：陈卓;孙杰 -专利权人：北京南山之桥信息技术有限公司
申请日： 2007-04-26 - 公布日： 2007-09-26 - 主分类号： G01R31/3177 文献下载
摘要：本发明提供一种检测集成电路ASIC的方法及装置，包括下列步骤：步骤A：在激励数据包进入ASIC芯片以执行其相应的操作之前，根据激励数据包要执行的操作，将预先设置的相应的输出信息封装在该激励数据包的载荷内容中，然后将该激励数据包送入至ASIC芯片执行相应处理；步骤B：在ASIC芯片的输出端监听激励数据包的输出，并将实际的输出结果与激励数据包中封装的预设的输出信息进行比较，如果两个结果相一致，则表示芯片正常，不存在BUG；否则表示芯片存在BUG。依照本发明的检测专有集成电路ASIC的方法及装置，能够不需要创建仿真模型，即可对ASIC芯片进行检测或验证，节约人力成本。
一种检测专用集成电路方法装置

[发明专利]一种测试芯片的方法及装置-CN200710063930.1无效
发明人：崔云飞;吴大畏 -专利权人：北京中星微电子有限公司
申请日： 2007-02-14 - 公布日： 2007-09-19 - 主分类号： G01R31/3177 文献下载
摘要：本发明公开了一种测试芯片的装置，包括相互独立的服务器、仿真器、控制电路板和执行电路板，其中：所述服务器用于根据测试任务生成相应的测试程序，并输出给仿真器；所述仿真器与服务器连接，用于对所述测试程序进行仿真处理，生成包含测试数据的仿真文件并发送给控制电路板；所述控制电路板与仿真器连接，用于从所述仿真文件中读取相应的测试向量，并将该测试向量发送给执行电路板，以及根据所述执行电路板返回的测试响应判断相应的芯片是否正常；所述执行电路板与控制电路板连接，用于根据控制电路板下发的测试向量对相应的芯片进行测试，并将测试响应发送给所述控制电路板。这样，在对芯片进行量产测试时便不用租用租金昂贵的自动测试仪，从而在很大程度上降低了测试成本。本发明同时公开了一种测试芯片的方法。
一种测试芯片方法装置

[发明专利]压缩逻辑样本存储-CN200610064163.1有效
发明人： S·K·萨利文;K·P·多宾斯 -专利权人：特克特朗尼克公司
申请日： 2006-11-02 - 公布日： 2007-09-05 - 主分类号： G01R31/3177 文献下载
摘要：一种测试和测量仪器，对输入数字逻辑信号进行采样以产生逻辑样本，将该逻辑样本压缩成压缩码，并将该压缩码存储进采集存储器。压缩包括将该逻辑样本解析成组以及将压缩码分配给那些组，并且压缩被执行以便不丢失与输入数字逻辑信号的活动有关的信息。该仪器将存储的压缩码转换成显示存储器内的波形图像并在显示设备上显示该存储的波形图像。
压缩逻辑样本存储

[发明专利]拖放逻辑分析仪触发器-CN200610121694.X无效
发明人： E·E·图姆斯;S·C·亚当;M·A·布里斯克;A·卢夫布罗 -专利权人：特克特朗尼克公司
申请日： 2006-08-15 - 公布日： 2007-03-28 - 主分类号： G01R31/3177 文献下载
摘要：一种在逻辑分析仪上数据显示的范围内设置触发函数的方法在所述数据显示旁边提供具有多个触发设置图标的触发设置窗口。选择这些触发设置图标之一作为触发函数，并把代表触发函数的指针拖至数据显示上的一个位置。把指针放在数据显示上的所述位置上，以便完成触发函数设置。与指针相关联的信息框按照指针在数据显示上的位置指示触发函数和触发函数的当前参数。完成触发函数的设置时，触发设置窗口提供触发函数设置并允许操作者编辑触发函数设置。在逻辑分析仪下一次运行时执行所述触发函数。
拖放逻辑分析触发器

[发明专利]一种验证系统、验证系统的创建方法及验证方法-CN200610082646.4有效
发明人：刘昕 -专利权人：北京天碁科技有限公司
申请日： 2006-05-19 - 公布日： 2006-11-08 - 主分类号： G01R31/3177 文献下载
摘要：本发明公开了一种验证系统、验证系统的创建方法及验证方法，其中验证系统，包括测试激励驱动模块，还包括：对应于总线集合的总线功能模型模块，用于实现测试激励数据到总线集合时序的转换；芯片管脚驱动单元，用于获取总线集合的总线监视信号和时钟复位管脚的管脚信息，并利用转换后的测试激励数据驱动DUT；验证采样时钟及复位模块，用于产生时钟采样信号和验证复位信号；对应于总线集合的总线协议监视模块，用于完成交互协议的检查，同时获取总线数据和对应总线集合的事件信号；芯片行为级功能检查模块，用于进行逻辑验证。本发明减少了验证系统生成的工作量，有利于由模块级验证到整芯片级验证的系统的整合。
一种验证系统创建方法

[发明专利]用于自动测试设置的装置和方法-CN200510070930.5无效
发明人：乔尔·D·伍德沃德;阿德里安·M·埃尔南德斯;梅森·B·萨姆尔;詹姆斯·B·斯图尔特Ⅲ -专利权人：安捷伦科技有限公司
申请日： 2005-05-17 - 公布日： 2006-02-22 - 主分类号： G01R31/3177 文献下载
摘要：本发明公开了一种用于设置测试仪器以执行对电路的测量的装置和方法，所述电路具有被施加到多个输出管脚上的多个信号。检索包括了输出管脚的识别信息的配置参数，并且基于配置参数，将测试仪器配置为以接口连接输出管脚。在与测试仪器相关联的屏幕上，图形地显示出与测试仪器相关联的一列输入线和一列输出管脚。然后，通过与图形显示进行交互，用户将每个输出管脚关联到每个输出管脚所连接的输入线上。
用于自动测试设置装置方法

[发明专利]超精细过采样方法和装置-CN200410071481.1有效
发明人： M·S·哈根;K·C·斯皮萨克 -专利权人：特克特朗尼克公司
申请日： 2004-05-09 - 公布日： 2005-02-02 - 主分类号： G01R31/3177 文献下载
摘要：本发明的数字采样器工作于一个普通的被测试信号(SUT)，以超过保证相邻采样器的单调采样和非重叠建立和保持窗口的采样率对SUT进行采样。对样值流随后的处理恢复单调性和样值独立性以便提供非常高效率的采样速度。
精细采样方法装置

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
下一页»
尾页
共 154 条