[发明专利]高品质因数集成电感器

说明书

本发明涉及用于高频集成电路的电感器。

串联电阻是电感结构中固有的。硅工艺所形成的电感结构的串联电阻决定了工作频率增加时工作的损耗。损耗会减小电感的品质因数Q，即电感中电抗与串联电阻的比值(当用一定的拓扑给电感结构建模时)。减小频率增加时串联电阻的增加或使其增加最小(具有对电感器Q值的伴随效应)是通过增加电感器中电流流过的截面积实现的。截面积的增加可通过增加形成电感器的导电通路的金属化厚度或宽度，或两者都增加来实现。

电感器所显示出来的随宽度W或深度D的增加而提高的Q值在直流时实际与较低的频率成线性关线。当工作频率增加时，流过电感器通路整个截面积的电流却趋于下降。此后的电流倾向于在电感器截面的外边沿(即周边)流过，如图1A中所示的L10。这样的电流遵从所谓“趋肤效应”原理。

所制成的用于集成电路中的电感器通常为螺旋形。图1B给出的是在硅衬底22上用铝导体24制成的常规螺旋电感器L20的一部分。图1C给出导体24的导电通路的截面部分。W和L分别代表导体的宽和长，D代表其深度。L是组成电感器导电通路的各段长度L₁，L₂，…L_N的总和。由于导电通路是螺旋形的(尽管由截面图看不清楚)，电流引起的磁场往往使得电流沿螺旋型导电通路内边或短边(阴影所示)流过。由于这些边沿效应，频率增加时，在某一特定点之外增加宽度W(因而增加截面积)就不再显示出电感器Q值的相应提高。导电通路的厚度或深度D必须增加或相邻圈之间的磁耦合必须增加以提供所需Q值。

本发明提供一种为半导体应用制造的电感器，其显示出用常规集成电感器制造技术无法实现的增加的自感和提高的Q值。因此，根据本发明所述制成的电感器可在约100MHz到10GHz以上的频率范围使用。工作时，本发明的电感结构表现出的Q值在大约2到15的范围内。

对于制成具有一定圈数N的螺旋形电感结构，附加这里所描述的磁性材料芯，会使该结构的电感更高。换句话说，在本发明的电感结构中可使用较少的圈数(相对已有技术的电感结构)，还能得到相似的电感值。由于在根据本发明所述制成的结构中使用了较少的圈数，该结构中的寄生电容也较低。

一方面是，构成电感结构导电通路的相邻金属流道间互感被增加。此外，导电通路具有的串联电阻保持固定，即几乎不随频率的增加下降。这保证频率变化时Q值稳定或得到提高。结构的布置包括在形成电感器导电通路的金属流道上沉积一部分高磁导率的磁性材料，最好是一层。

磁性材料层又被进一步整理以提供低磁阻通路并使通路各部分间的磁耦合最大，同时给磁芯中产生的涡流提供高电阻通路。这种布置使得结构的电感最大同时又使磁芯中产生的影响电感器Q值的涡流损耗最小。最好是，高磁导率磁性材料与电感结构作为其一部分的集成电路没有任何电连接。据信制作高磁导率磁性材料层的工艺与现有硅生产工艺可兼容。

图1A是先前技术的矩形导体的截面；

图1B是用常规硅生产技术制成的螺旋电感器的一部分的平面图；

图1C是用常规生产技术制成的螺旋电感器部分导电通路的截面图；

图2A是本发明的螺旋集成电感结构的平面图；

图2B是图2A中的部分螺旋导体的截面图；

图3A、3B和3C是包括在本发明中的各种形式的高磁导率磁性材料层的平面图。

本发明所提供的电感结构是用于高频半导体集成电路的。对于形成电感器的导电通路所固有的固定值的串联电阻，这种电感结构的电感得到提高。电感的提高使得本发明的品质因数Q在甚高频时的值为10到16，这用以前的技术是不能实现的。如这里所述制成的电感器的工作范围从大约100MHz到10GHz。

图2A和2B分别给出几个构成本发明电感结构L30的螺旋导电通路的导电元件21、22、23、24、25的螺旋和截面部分。导电通路可置于衬底材料(如半导体材料、衬底材料或介电材料)上或衬底材料中。非导电衬底的一个例子是砷化镓(GaAs)，通常被描述为半绝缘材料。

在距离导电通路无件X处放置一段高磁导率的磁性材料30，并用一层介电材料32将其隔开。高磁导率磁性材料最好是平面型的并且提供一条低磁阻通路，其在有电流通过的两相邻流道间引起感生互感。正如从图中所看到的，高磁导率磁性材料不与集成电路中所包含电路的任何部分电连接。