[发明专利]信号处理装置

说明书

技术领域：

本发明涉及采用流水线处理方式进行图像信号处理等的信号处理装置。

背景技术：

以往进行数字信号处理时，为了提高处理能力，而采用将处理过程分成若干阶段、在每一阶段都进行重叠处理的流水线处理方式。

在C.Joanblanq等人所著“A 54-MHZ CMOS Pro-grammable Video Signal Processor for HDTV Applica-tions”，IEEE Journal of Solid-State Circuits，Vol.25，No.3，PP730-734，June1990中发表了用于HDTV的可编程序数字图像信号处理装置。它是将用于滤波动作的流水线构成的若干段积和运算电路收容在1个芯片上。如果采用该信号处理装置，滤波器传递函数由各积和运算电路中程序编制的系数决定。为了变更传递函数，在水平消隐期间，使滤波动作停止后，一起更新全部积和运算电路的系数。

这种原有的信号处理装置的一般化结构如图12所示。在图12中的信号处理装置中，将三个运算装置串联起来，也就是用三个阶段进行流水线式的处理。在图12中，201，202及203是第一～第三运算装置，与时钟信号204同步进行流水线处理。例如，第一～第三运算装置201、202、203的各阶段分别分为3段、2段及3段子段。205是控制电路，输出分别控制三个运算装置201～203的动作的第一～第三控制信号206、207、208。210是输入装置，每一循环都将输入数据209送给第一运算装置201。第一运算装置201对从输入装置210输入的数据209进行第一运算处理，并将该处理结果的数据送给第二运算装置202。第二运算装置202对从第一运算装置201送来的数据进行第二运算处理，并将该处理结果的数据送给第三运算装置。第三运算装置203对从第二运算装置202送来的数据进行第三运算处理，并输出该处理结果的数据。第一运算装置201根据第一控制信号206进行A或X处理，第二运算装置202根据第二控制信号207进行B或Y处理，第三运算装置203根据第三控制信号208进行C或Z处理。

图13是该信号处理装置的流水线处理动作的时间图。第一运算装置201将第一运算处理A分成三个子阶段A(1)、A(2)及A(3)进行流水线处理。第二运算装置202将第二运算处理B分成两个子阶段B(1)及B(2)进行流水线处理。第三运算装置203将第三运算处理C分成三个子阶段C(1)、C(2)及C(3)进行流水线处理。各子阶段在一个循环中完成。

如图13所示，在循环t1中数据(n)被送给第一运算装置201，在循环t8中数据(n)的三个处理A、B、C结束，该处理结果在循环t9中输出。在循环t2中数据(n+1)被送给第一运算装置201，在循环t9中数据(n+1)的三个处理A、B、C结束，在循环t10中输出该处理结果。在循环t3中，数据(n+2)被送给第一运算装置201，在循环10中数据(n+2)的三个处理A、B、C结束，该处理结果在循环t11中输出。这样，通过流水线处理。在循环t9～t11中输出每一循环中的处理结果。

其次，如果在循环t4中需要根据送给第一运算装置201的数据(n+3)对运算处理进行X、Y、Z转换时，控制电路205一起更新送给第一～第三运算装置201、202、203的控制信号206、207、208。可是，在循环t4中，数据(n+1)及数据(n+2)的处理A未结束，而且数据(n)、数据(n+1)及数据(n+2)的处理B、C也都未结束，因此不能一起更新第一～第三控制信号206、207、208。控制电路205待到达循环t11时，一起更新第一～第三控制信号206、207、208。结果如图13所示，在循环t4以后送给第一运算装置201的数据(n+3)、数据(n+4)及数据(n+5)的处理X、Y、Z待到循环t11以后进行。

上述C.Joanblanq等人的信号处理装置是采用在水平消隐期间一起转换处理的结构，因此，限于在水平消隐期间内能完成该转换的情况下不会产生故障。但是不能对一条水平行中的像素进行转换处理(在图13中相当于从循环t4开始对数据(n+3)的处理从A、B、C转换到X、Y、Z)。另外，无论如何也不能对每一像素频繁地转换处理。

一般来说，图12中的信号处理装置的结构是一起转换第一～第三运算装置201、202、203的处理，因此如上所述，转换处理时造成流水线动作混乱，降低信号处理性能。

发明内容：