[发明专利]容错队列系统

说明书

发明的技术领域

本发明按照第一方面涉及一个为执行从一联机维护的空闲地址表往存储器中自由存储位置写操作而在存储器中选择位置的队列系统。该队列系统也为收集早先存储在存储器中的数据计算地址。

按照第二和第三方面，本发明涉及一个在带有用于一个或多个交换端口的公共缓冲器存储器的包交换机中缓冲存储数据的队列系统。该系统使用一些表示缓冲器存储器中存储位置的指针。这些指针在不同的逻辑表间移动来指明对在所指的缓冲器位置的数据要执行的操作。

本发明进一步还涉及分别测试与上面指出的种类的队列系统有关的存储位置和指针的方法。

相关技术的叙述

当在计算机和其它设备中使用存储器时，地址计算确定为存储一定数据要使用的物理位置。最简单的直接寻址、确定和计算要使用哪一地址是在程序编译时执行的，或与具有固定程序的设备的硬件设计有关。间接寻址和链接表是更为灵活的寻址方法的例子。这里，地址信息存储在其它地址位置或计数器等等中。因此地址计算并不固定，而是在执行时变化，以适应存储的数据的数量和格式。

带直接寻址的简单的先进先出(FIFO)存储器最常以一种增量写和读地址的计数器实现，或在它们最简单的形式中以在移位寄存器中的固定地址实现。关于动态间接寻址，使用也存储在存储器中的地址指针。在系统起动时，这些指针被初始化以便得到一组系统以之工作的有效的指针。因而系统的功能依赖于该指针的初始化在运行时不被破坏。指针值中的位错误导致系统中持续的故障。对可靠性要求很高的连续操作的系统这是一个问题。

大半导体存储器传统地装备有冗余以改善制造产量。此间的冗余指的是行和列的备用电路，其可以连接到电路上以取代正常的电路。这可以通过熔断熔丝或在工厂中永久性地对电路重新布线的其它方法获得。

进行测试以决定需要修复的电路。如果出现制造错误而且它们能够通过把备用电路连接到电路上而修复，则确定制造错误的类型并进行修复。

对不带冗余的半导体存储器，地址和存储器中的物理位置的映射是在设计该存储器时确定的。对带冗余的半导体存储器，这种映射部分地在设计时设定，而当有错误的存储器位置要进行修复时在制造时完成。

在盘式存储器的场合，在把该盘投入运行前为确定在盘上可以使用的区段的格式化操作时要使用测试过程。其目标是能够使用带有坏区段的盘。所用的错误假设是盘上一定的位置可能由于制造不完美而损坏。区分好的和坏的扇区可以在格式化过程中进行且可认为不需改变。在格式化过程中盘地址错误的风险不需考虑。

在一定的系统中使用错误校正码(ECC)来获得对运行时的位错误的容错性能。这些在运行时出现的错误可以是软的或硬的，亦即暂时于扰或固定错误。在每一字中能够被改正的位的数目是确定的。最常使用的码可以改正单位错误和检测双位错误。最近表明，错误改正码和备用行的结合提供一容错系统，其具有很高程度的半导体存储器制造错误的修复性，参见IEEE计算机学报，第41卷9号，1992年9月，1078-1087页。

设备在离开制造之前对它的修复在工厂的生产线上需要测试装置和熔丝编程(为影响其功能而对电路连接的持久改变-也叫熔丝或抗熔丝)及包含熔丝在内的制造工艺。这意味着由于延长了的制造周期而增加了成本。对于修复操作的成功程度由下述事实限制，即它们是基于使用备件行和列，和相对于处理零星单个的错误的不灵活性。

使用纠错码处理分离的单个错误。然而为充分的效率起见，需要与带冗余行的一些种类的系统结合。按照现有技术的状态这意味着熔丝编程和在电路离开制造厂前测试。

美国专利4049956提供现有技术状态的一个例子，它涉及运行时错误检测和叙述工作在时分多路复用方式下的存储器的管理。到来的数据字暂时存储在一多级(step)存储器的各自的级中并为以后的修正而读出。进行测试时不需把存储器从正常运行中取出。该存储器由若干n级组成，它们周期地在n个时隙的一个重复扫描周期被寻址，在该时隙内二进制字写入各自的级中或从其中读出。写入存储器级的字在紧随的下一周期被读出。通过奇偶校验检测故障。

美国专利3863227叙述每一单个的电子控制元件的选择和测试，这些控制元件用于当存储器联机时存取在一核心存储器中不同的核心元件。因而存在一个存储器系统联机测试的问题，而不是存储包含在存储器中的元素的存储器的测试。也未叙述使用奇偶校验。美国专利5016248叙述一用于包传输的排队系统，而未提及初始化或维护。

概述