[发明专利]伪条形码禁止器电路

权利要求书

1.一种条形码阅读器的伪条形码禁止器电路，条形码阅读器响应阅读器检测的由条形码返回的光线而产生电学信号，条形码阅读器包括产生电学信号第一偏离信号的数字化器，其特征在于，所述禁止器电路包括：

检测第一偏离信号中由低到高反射状态过渡的装置；

与所述检测装置输出耦合并在经检测的过渡之间的时间超出设定极限时产生触发电平的信号恢复装置；

将所述信号恢复装置的输出与所述极限进行比较并向数字化器提供禁止输出的比较器装置；以及

从外部调整极限值的装置。

2.如权利要求1所述的禁止器电路，其特征在于，所述检测装置包括运算放大器和二极管，所述正相输入端接收所述第一偏离信号，所述运算放大器的所述输出端耦合至所述二极管的负极，所述二极管的正极耦合至所述运算放大器的所述反相输入端。

3.如权利要求2所述的禁止器电路，其特征在于，所述信号恢复装置包括电阻器和电容器，所述电阻器的一端连至电压源，另一端连至二极管的正极，所述电容器的一端连至二极管的正极而另一端接地，所述电阻器和电容器经过挑选，其时间常数大于在有效条形码阅读期间遇到另一次过渡可能所需的最长时间。

4.如权利要求3所述的禁止器电路，其特征在于，所述比较器包括第二运算放大器、第二电阻器、第三电阻器、第四电阻器和第五电阻器，所述第二电阻器的一端连至所述二极管的正极，另一端连至所述第二运算放大器的正相输入端，所述第三电阻器的一端连至所述第二运算放大器的正相输入端，另一端连至所述第二运算放大器的输出端，所述第四电阻器的一端连至第二电压源，另一端连至所述第二运算放大器的反相输入端，所述第五电阻器的一端连至所述第二运算放大器的反相输入端而另一端接地。

5.如权利要求4所述的禁止器电路的特征在于还包括响应所述比较器装置输出并对所述数字化器起禁止作用的高阻抗箝位装置，所述箝位装置包括晶体管、第六电阻器和第七电阻器，所述第六电阻器的一端连至所述第二运算放大器的输出端而另一端连至所述晶体管的基极，所述第七电阻器的一端连至所述晶体管的基极而另一端连至所述晶体管的发射极，所述晶体管的发射极与虚地相连而集电极与条形码数字化器的输出端相连。

6.如权利要求1所述的禁止器电路，其特征在于，所述检测装置包括运算放大器和二极管，所述正相输入端接收所述第一偏离信号，所述运算放大器的所述输出端耦合至所述二极管的正极，所述二极管的负极耦合至所述运算放大器的所述反相输入端。

7.如权利要求6所述的禁止器电路，其特征在于，所述信号恢复装置包括电阻器和电容器，所述电阻器和电容器的一端接地，而所述电阻器和电容器的另一端连至所述二极管的负极，所述电阻器和电容器经过挑选，其时间常数大于在有效条形码阅读期间遇到另一次过渡可能所需的最长时间。

8.如权利要求7所述的禁止器电路，其特征在于，所述比较器装置包括第二运算放大器、第二电阻器、第三电阻器、第四电阻器和第五电阻器，所述第二电阻器的一端连至所述二极管的负极，另一端连至所述第二运算放大器的反相输入端，所述第三电阻器的一端连至所述第二运算放大器的反相输入端，另一端连至所述第二运算放大器的输出端，所述第四电阻器的一端连至第二电压源，另一端连至所述第二运算放大器的正相输入端，所述第五电阻器的一端连至所述第二运算放大器的正相输入端而另一端接地。

9.如权利要求8所述的禁止器电路的特征在于还包括响应所述比较器装置输出并对所述数字化器起禁止作用的高阻抗箝位装置，所述箝位装置包括晶体管、第六电阻器和第七电阻器，所述第六电阻器的一端连至所述第二运算放大器的输出端而另一端连至所述晶体管的基极，所述第七电阻器的一端连至所述晶体管的基极而另一端连至所述晶体管的发射极，所述晶体管的发射极与虚地相连而集电极与条形码数字化器的输出端相连。