[发明专利]自适应时钟恢复的方法和装置

说明书

本发明涉及通信系统。

近年来，业已研制出许多电话、图像和数据通信系统，将数字数据流编码成短的包或单元(cell)来取代采用同步传输。对于这种包式传输和交换技术派生出的世界性标准。称为“异步传递方式(ATM)”。虽然网络正在向ATM传输发展，但对于现今的同步交换和传输系统以及对于端点终端设备来说，都需要有接口。话音和图像信道总是需要恒定比特率的、同步的接口。从ATM或别的包式传输转换到恒定比特率同步系统的处理基本上需要两个步骤。第一步是提取出携载同步比特流的单元有效负载数据，将它存入一个先进先出(FIFO)存储器，该FIFO起缓冲存储器的作用，对突发单元的到达予以平滑。第二步是根据平均的数据到达比特率来恢复或导出一个时钟，并利用导出的时钟来对FIFO的数据输出确定节拍，再按节拍进入一个传输接口电路进行传输。从到达的单元／包流的数据速率中导出一个精确时钟速率的过程，称之为自适应时钟恢复。

ATM单元流在其单元速率方面经常具有短期变动突发性，对于某些ATM系统来说，变动期的时间量级为1毫秒。所导出的(自适应的)时钟速率必须稳定，典型的稳定值必须是百万分之几(ppm)秒；而就长时期来说，必须精确地跟踪(数据)源速率。对于不同的系统和不同的应用场合，在要求上有较大的差异。在确定平均进钟速率方面，基础性的技术是在一段时期内对到达的ATM单元数目进行积分。长的积分时间可用于产生低抖动、窄频带的时钟输出。然而，如果在这种场合下采用“通常的”锁相环路(PLL)，例如这里所描述的电路配置210(图10)，则比较长的积分时间将导致许多稳定性问题。积分时间与PLL控制环路中的反馈延时直接有关系，该反馈延时会使闭环控制系统有不稳定的趋势。此外，自适应时钟的转换速率(slew rate)会导致更多的反馈延时，对它必须加以限制。阻尼因数将显著地造成慢响应和不稳定运行。在“通常的”PLL环路中应用相位超前或多极点电路来控制阻尼是不实际的，因为对于在短时间上导出所需的相位超前信息来说，单元流有着太多的抖动。另有一条途径来说明这一点，即输入信号相位／频率信息的信噪比使得“通常的”PLL中不便于应用双极点滤波器。在这种场合下，一个(极其)窄带的PLL中若不采用多极点滤波器，便不能够将阻尼因数有效地调整到能提供稳定的工作。已经发现，具有足够增益和窄带特性的“通常的”PLL会振荡。

除了要解决上面所述的阻尼响应问题之外，自适应时钟恢复电路还应当：(1)从突发的ATM输入流中得出一个低抖动(窄带)的时钟；(2)具有良好的或近乎理想的阻尼稳定性；(3)具有快速响应，它仅受防抖动所必需的积分的限制；(4)具有足够增益(FIFO电平控制)来满足时钟跟踪和漂移规范；(5)具有受控的时钟转换率；(6)保持一个精确的抖动补偿延时(缓冲FIFO存储器排队电平)；(7)可调整参数以适合于某种应用范围和需求范围。

鉴于上面的情况，本技术领域内需求一种改进的电路结构，用于从异步数据包流中恢复出同步时钟，它不象“通常的”锁相环路(PLL)结构中那样，并不依赖于用闭环调整来恢复出同步时钟频率。

为了实现以上目的，本发明提供了一种在一个电路配置中使用的方法，该电路配置包括：接收装置，用以接收异步的、数据包化的信息；存储装置，用以存储上述接收的信息；发送装置，响应一个自适应线路时钟频率，在一个同步的电路上发送上述存储的信息；该方法，其特征在于包括以下步骤：连续监测存储在所述存储装置中的信息的量值与一个标称值的偏差；检测所述监测到的偏差增加的状态；根据所述检测到的增加状态，调整所述自适应线路时钟频率，使所述自适应线路时钟频率过校正，直至所述监测到的偏差开始减小。

本发明还提供了一种在一个电路配置中使用的方法，该电路配置包括：接收装置，用以接收异步的、数据包化的信息；存储装置，用以存储所述接收的信息；发送装置，响应一个自适应线路时钟频率，在一个同步的电路上发送所述存储的信息；

该方法其特征在于包括以下步骤：连续监测存储在所述存储装置中的信息的量值与一个标称值的偏差；对所述监测到的偏差增加状态进行检测；根据所述检测到的增加状态，调整所述自适应线路时钟频率，但并不依据所述监测到的偏差连续地调整所述自适应线路时钟频率。