[发明专利]时空码电子锁电路

权利要求书

1、一种时空码电子锁电路，该电路由电平移位器(1)、锁码板(2)、按钮板(3)、检测器(4)等组成，其特征是电平移位器(1)诸出端(Q)各经电阻和锁码板(2)的时间码素一一相连，锁码板(2)各空间码素和按钮板(3)各入端一一相连，按钮板(3)的共同出端连至检测器(4)入端，检测器(4)出端(R)连至电平移位器(1)的入端(C)。

2、根据权利要求1所述的时空码电子锁电路，其特征是检测器（4）的逻辑电平L定义为电平（V_DD-V_SS）/2至电平/V_SS。

3、一种时空码电子锁电路，该电路由电平移位器（1）、锁码板（2）、按钮板（3）、检测器（4）、“与门”等组成，其特征是电平移位器（1）诸出端（Q）各经二极管和锁码板（2）的时间码素一一相连，二极管允许电流入锁码板（2）;锁码板（2）的空间码素各经二极管和按钮板（3）入端一一相连，二极管阻止电流入按钮板（3）;锁码板（2）空间码素各经电阻和电源V_SS端相连，按钮板（3）入端各经电阻和电源V_DD端相连;按钮板（3）的公共出端连至检测器（4）入端，检测器（4）的出端（R）连至电平移位器（1）入端（C），检测器（4）的出端（W）连至电平移位器（1）入端（C）;检测器（4）出端（R）连至“与门”的入端，“与门”另一入端连至电平移位器（1）的末号出端（Q_n）。

4、根据权利要求3所述的时空码电子锁电路，其特征是电平移位器（1）的某出端（Q_t）经一个常断型按钮（K）连至一个检测器（4′）的入端，检测器（4′）出端（W′）和检测器（4）出端（W）相连;检测器（4′）的出端（R′）经触发器连至“与门”的入端，“与门”另一入端连至检测器（4）的出端（R）。

5、一种时空码电子锁电路，该电路由电平移位器（1）、锁码板（2）、钥匙（2′）、检测器（4）、双向开关（5）等组成，其特征是电平移位器（1）诸出端（Q）各经二极管至锁码板（2）时间码素，二极管允许电流入锁码板（2）;锁码板（2）的空间码素各经二极管至双向开关（5）的各开关，二极管阻止电流入双向开关（5）;电平移位器（1）诸出端（Q）各经二极管至钥匙（2′）时间码素，二极管允许电流入钥匙（2′）;钥匙（2′）诸空间码素至双向开关（5）受控端;以上的连接都是一对一相连;锁码板（2）的空间码素各经电阻连至电源V_SS端，双向开关（5）的受控端各经电阻和电源V_SS端相连，双向开关（5）的开关入端各经电阻和电源V_DD端;双向开关（5）的共同出端和检测器（4）的入端相连，检测器（4）出端（R）经单稳和电平移位器（1）入端（C）相连。

6、一种时空码电子锁电路，该电路由电平移位器（1）、锁码板（2）、钥匙（2′）、检测器（4）、双向开关（5）等组成，其特征是电平移位器（1）诸出端（Q）各经电阻至锁码板（2）时间码素，锁码板（2）诸空间码素至双向开关（5），锁码板（2）诸时间码素至钥匙（2′）时间码素，钥匙（2′）诸空间码素至双向开关（5）;以上的连接都是一对一相连;双向开关（5）的共同出端和检测器（4）入端相连，检测器（4）出端（R）经单稳连至电平移位器（1）入端（C）。

7、根据权利要求6所述的时空码电子锁电路，其特征是其检测器（4）的逻辑电平L为电平（V_DD-V_SS）/2至电平V_SS。

8、一种时空码电子锁电路，该电路由电平移位器（1）、锁码板（2）、钥匙（2′）、检测器（4）、双向开关（5）等组成，其特征是电平移位器（1）诸出端（Q）各经电阻至锁码板（2）时间码素，锁码板（2）各空间码素至钥匙（2′）空间码素，钥匙（2′）各时间码素和双向开关（5）相连，锁码板（2）各时间码素和双向开关（5）相连，以上的连接都是一对一相连;双向开关（5）的共同出端和检测器（4）入端相连，检测器（4）出端（R）经单稳连至电平移位器（1）入端（C）。

9、根据权利要求8所述的时空码电子锁电路，其特征是其检测器（4）的逻辑电平L为电平（V_DD-V_SS）/2至电平V_SS。