[发明专利]异步时分多路开关系统

说明书

本发明涉及异步时分多路（ATDM）开关系统。

ATDM开关的功能是对通过多个输入端口进入开关的信息包选择通达由每个包中所含包标题信息说明的输出端口的路由，此外，提供对列设施以使该开关可应付多于一个输入端口上的包指定同一个输出端口的场合。实现该功能的简单方法是使用RAM，将RAM划分成分开的固定长度的队列，每个输出端口一个队列，一起使用的还有一些控制逻辑，该控制逻辑使用输入的包的标题域来确定该包应该存储在哪一队列。开关的输出侧简单地依次从每个队列尾端取走包并将它们送到相关输出端口。这种结构的问题在于它将每个队列限制为在RAM内的固定量空间，这在不均匀传输条件下，由于有些队列已填满而另一些还有可用自由空间因此是低效率的。较好的方法是将队列构造成链接的RAM单元的链，该链可扩展到存储器中的空闲区。这里，同一队列中的各单元并不需要占用RAM中的连续单元，因此系统须对每个包含一个包的单元存储该包队列的下一单元的地址，对每个空闲单元存储下一空闲单元的地址（这些空闲单元构成通常称为“自由表”的队列），并对每个队列，存储该队列首、尾单元地址及该队列所含单元个数。例如这种布局，分配给给定队列的存储器于是就和指定给该队列相关输出端口的传输量成正比。但是，这种设计也存在问题，即，传输密度较高的通道可能将存储器装到某一点，使留给传输量较少的通道的队列空间很少或没有。一种解决方法是对每个队列保留最小量的存储器，但这样仍有原方案相同的缺点，即会有数据从较忙通道中丢失而RAM所保留的其它部分空间仍空闲着而理论上这些空间是可用的。所需要的是这样一种结构，如果并且在存储器满了时，给传输量较少的通道存取该存储器的优先权。

根据本发明，提供一种异步时分多路开关系统，该系统包含：用以接收包含路由信息的串行形式的输入的数据包并将之变换为并行形式的串行到并行变换器，将每个输入数据包存储于其选址单元的存储器，用于将所述输入数据包排成每个输出端口一个的队列的处理器，以及，用以从所述数据队列接收并行形式的数据包并变换为串行形式以送到与每个队列相对应的输出端口上的并行到串行变换器，并且安排所述处理器保留每个所述队列中包的个数的记录，以便当存储器满了时，丢弃最长队列首部的包便为输入的数据包留出空间。

再根据本发明，提供一种在异步时分多路开关系统中选择数据路由的方法，该方法包含这些步骤，即，将包括路由信息的输入的数据包从串行变换为并行形式，将输入数据的每个包送入存储器的所选址单元，将所述输入的数据包排列成每个输出端口一个的队列，将所述数据包从并行形式变换为串行形式以送至和每个队列对应的输出端口，保留每个所述对列中数据包个数的记录，并在存储器满了时丢弃最长对列首部的数据包以便给输入的数据包留出空间。

最好将串行到并行变换器分裂为两半，将每个数据包分为两半并分别读入串行到并行变换器相应的一半，并将存储器分为两半，安排每一半可独立存取并用以存储来自相应一半的串行到并行变换器的相应一半的数据包。并行到串行变换器也分裂为两半，分别安排从存储器接收相应一半的数据包以送到输出端口。可用一个集成硅芯片实现实施本发明的系统。

下面，参考附图，通过实例对本发明作进一步说明，附图中：

图1和图1A示出在包序列到达和离开期间实现四个先进/先出队列的“链接表”结构;

图2、2A和3示出说明为容纳输入的包而丢弃在最长队列首部的包如何有效地减少了包丢失的ATDM开关系统的仿真结果;

图4示出ATDM开关系统;

图5示出在图4的系统中包到达和离开的时序图;以及

图6图示出实施本发明的、包括队列处理器的ATDM开关系统。

图1和1A示出在典型包序列到达和离开期间该“链接表”队列系统的结构变化。实现了标以A、B、C和D的四个独立的队列。矩形框表示以下存储器的物理区域：“数据”是8个字的RAM（随机存取存储器），其中每个字可保持一个信息包，“指针”是8个字的RAM，其中每个字具有指出“数据”RAM旁边地址的3位数值，“首”是保持每个队列（包括“自由表”）首部单元的RAM地址的5×3位寄存器列，“尾”是保持每个队列尾部单元的RAM地址的5×3位的寄存器列，“计数”是记录每个队列单元个数的5×4计数器列，而“最长队列”是指出当前4个数据队列中哪一个最长的2位寄存器。此外，该图的每一段也包括了在该时刻存在的队列的图形表示。符号“×”用于和RAM单元或寄存器中实际内容无关的地方。