[其他]报文通信接口电路

说明书

本发明涉及用于在两台处理机之间通过报文进行通信的接口电路，除了输入/输出电路以外，该接口电路还包括对报文采用先进先出工作方式的缓冲器电路。

已知的能够使两台微处理机彼此相配合的这种接口电路，由一种包含一系列数据触发器的长移位寄存器所组成。

在具有8位数据总线和128位长移位寄存器的情况下，这种电路需要大量的晶体管。

此外，由于通过移位寄存器进行数据的移位占用一定的时间，所以使用移位寄存器相对地显著降低了通信速度。

本发明的目的是排除这种不利因素和提供一种既经济又能在处理机之间进行更快速的通信的报文通信接口电路。

为此，该接口电路包括：

（1）两个先进先出型的缓冲器电路，它们彼此反并行连接并一起构成对报文采用的双向缓冲器，这种缓冲器能够通过输入/输出电路同两处理机连接;每个缓冲器电路包含：

一个静态随机存取存储器，它具有能够异步地读出及写入其地址的双存取端口;

-两个计数器，即，写计数器和读计数器，它们跟踪来自上述存储器的地址;

-把由读记数器所给的地址同由写计数器所给的地址进行比较的比较器;以及

一连结到比较器以及计数器的输入端的检测器，它用来指示存储器是满或者空;

该接口电路进一步包括：

-两个状态寄存器，它们连接到两个缓冲器电路并具有如下的位功能：报文是否有效，报文是否收到，缓冲器电路是否满，缓冲器电路是否空;

-两个命令寄存器，它们与两个缓冲器电路以及两个状态寄存器连结，并具有如下位功能：报文是否有效，报文是否收到;和

-两个与缓冲器电路连接的中断电路，用于按照对应的缓冲器电路的状态控制两个处理机。

包含具有双存取端口的静态随机存取存储器和两个记载该存储器地址的计数器的先进先出型缓冲器电路是已知的，并且，把这种缓冲器电路用于两台处理机之间的接口电路中也是已知的。但是，已知的接口电路不包含两个彼此反并行连接的缓冲器电路。不过，为了扩大存储器并从而增加缓冲器电路的信息存储能力，已知的接口电路或者具有一个这种缓冲电路，或者具有两个或更多的彼此并行连接的这种缓冲电路。因此，这种已知的接口电路也可以工作，但是只能在一个方向把信息从一个处理机传送到另一个处理机。此处，已知的接口电路更适合于传送比缓冲器电路中的地址包含更多位数的信息，而不适合通过这样的报文进行通信，即，这些报文含有的位数明显地少于缓冲器电路中地址所含有的位数。

上述已知的接口电路的目的是在一个方向上尽可能快地把信息从一个微处理机传送到另一个微处理机，但是在读出期间不可能再确定信息的起始和结束的位置。当必须获得这种指示时，就必须在信息中加上必要的软件，依靠这种软件，在信息开始和结束时给出指示信号。

本发明的接口电路不需要这种软件。本发明的接口电路允许以多种方式（或者以多种模式）工作，而所述已知的接口电路只能以一种方式（或者以一种模式）工作。

在本发明的最佳实施例中，本发明的接口电路是在单一芯片上实现的。

从以下关于本发明的报文通信接口电路的叙述中，本发明的其他细节和优点将会体现出来;仅作为例子给出这种说明，它不限制本发明;说明中的标号与附图中的标号一致。

图1是本发明的接口电路的方块图。

图2是如图1中所示的接口电路的缓冲器电路的更详细的方块图。

在两张图中，相同的标号表示相同的部件。

如图1中所示的接口电路包括两个先进先出型的缓冲器电路，它们彼此反并行连接。

所述电路一起构成对报文采用的双向缓冲器。

一个缓冲器电路工作在一个方向，另一个缓冲器电路工作在另一个方向。图1中用箭头2表示所述方向。

图2中用图解法表示所述缓冲器电路1的结构，并将进一步给予说明。

两个缓冲器电路1以如下的方式连接到第一处理机和第二处理机，即，第一缓冲器电路以其输入端，第二缓冲电路以其输出端，借助数据总线结构3，通过第一输入/输出电路4连接到第一处理机;第一缓冲电路以其输出端，第二缓冲电路以其输入端，借助数据总线结构3，通过第二输入/输出电路4连接到第二处理机。

两个输入/输出电路4具有相同的、对本领域技术人员来说是显而易见的结构，对此将不作详细说明。它们具有各自的、通常形式的译码器，用于处理来自处理机的读和写信号以及选择信号，并把这些信号送到缓冲电路1。

所述电路4还通过线路10各自与两个缓冲电路1连接。