[发明专利]写辅助电路、静态随机存取存储器及其操作方法

说明书

本发明涉及一种写辅助电路、静态随机存取存储器及其操作方法，写辅助电路包括电压跟踪电路和功率控制电路，电压跟踪电路基于外部时钟信号而参考两个定时延迟信号确定写使能信号的脉宽，其中，两个定时延迟信号分别由电源电压和外围电路电源电压供电；功率控制电路响应于所述写使能信号而对存储单元内部电源电压进行放电以提供所述存储单元内部电源电压。本发明在进行宽电压设计时，自动跟踪电源电压和外围电路电源电压的变化，在保持模式和读模式下保证存储单元的稳定，并且避免在写模式下两者差距过大而导致的写操作困难的问题。

技术领域

本发明涉及静态随机存取存储器技术领域，尤其是指一种写辅助电路、静态随机存取存储器及其操作方法。

背景技术

SoC(System on Chip，集成电路)通过降低最小工作电压V_min来降低整体功耗，提高最高工作电压V_max来扩大工作范围，从而达到高性能的要求。但是， SRAM（Static RandomAccess Memory，静态随机存取存储器）在不同的工艺、电压和温度下比较敏感，SRAM的存储单元也因此受到一定的工作电压的限制。为了克服SRAM的工作电压限制，越来越多的SRAM中采用双电源电压技术。双电源电压技术在SRAM的存储阵列上采用较高的电源电压（VDDC）来保持存储单元的稳定性，在外围电路中采用较低的电源电压（VDDP）来降低功耗。

存储单元中存储节点上存储的值是从外围电路通过位线传入外围电路电源电压。当VDDC和VDDP之间的电压差变大时，也就是存储阵列的电压远大于外围电路的电压时，假设写入存储单元的值为逻辑高电平，由于这时外围电路的写驱动强度很低，这就很难使得存储单元的存储节点翻转。同时，SRAM存储单元的保持噪声容限(HNM)和读噪声容限（RNM）对存储单元的电源电压有一个限制，降低存储单元的电源电压会很大程度上降低HNM和RNM，并导致位单元不稳定。

针对SRAM写操作困难的问题，目前采用四种基本的写辅助技术，分别是提高地端电压、降低电源电压、字线升压和负位线技术。其中，负位线技术是把SRAM的位线（同时也是存取管的源端）下拉至负电压，增大存取管栅源两端的电压差，以此提高其传输能力，使数据的写入更加容易。

负位线技术的电路如图1所示，该电路提高写能力的方式为:在数据写入前将信号WA置“0”，电容C1左节点L与VDD相连，右节点R经M1管连地，C1开始充电;写入数据时，WA翻转到“1”，C1左节点L连地，右节点R因M1管关断而悬空，通过电容耦合将NVSS下拉至负电压，然后打开字线，进行写操作。负位线电路产生的负位线电压值主要与电容C1的大小有关，电容值越大，产生的负位线电压就越大，要保证SRAM在各种情况下都有足够的写能力，就必须确保负位线电路在最差条件下也能产生足够的位线负压。负位线技术要求在WL升高前，NVSS已经降到较低的负位线电压，当WL升高时，数据成功写入存储节点Q，数据写入完成后，NVSS会缓慢恢复至“0”。

上述负位线技术存在缺点如下：1）SRAM写能力会随着电源电压VDDP的升高而提高,在电源电压VDDP较高的情况下,SRAM本身的写能力足以满足设计需求,使用负位线技术提高写能力的并不必要；2）在提高电源电压时，因为电容值是固定的，要保证SRAM在各种情况下都有足够的写能力，就必须确保负位线电路在最差条件下也能产生足够的位线负压；3）负位线电压值过大会对SRAM的性能和稳定性产生影响：首先会使SRAM在预充电阶段的功耗上升。其次，会使存取管栅源两端的电压差更大，而过大的电压差可能会导致电介质击穿和热载流子注入，影响存取管的可靠性。最后，位线负压值过大会降低同一列上其余位单元的静态噪声容限。

因此，迫切需要提供一种应用于SRAM的写辅助电路以克服现有技术存在的上述技术缺陷。

发明内容

为此，本发明所要解决的技术问题在于克服现有技术中存在的技术缺陷，提出一种写辅助电路、静态随机存取存储器及其操作方法，其自动跟踪电源电压和外围电路电源电压的变化，在保持模式和读模式下保证存储单元的稳定，并且避免在写模式下两者差距过大而导致的写操作困难的问题。