[发明专利]二进制算术编码结构、装置、方法及存储介质

说明书

本申请提供一种二进制算术编码结构、装置、方法及存储介质，所述二进制算术编码结构，包括：沿第一方向逐级连接的M个第一编码单元；以及第二编码单元，第二编码单元与沿第一方向排列的第M个第一编码单元连接；第一编码单元包括选择器以及分别与选择器连接的第一常规编码器和旁路编码器；第二编码单元包括第二常规编码器；所述二进制算术编码结构能够提高CABAC的编码速率。

技术领域

本申请涉及视频编码技术领域，特别是涉及一种二进制算术编码结构、装置、方法及存储介质。

背景技术

CABAC(Context-based Adaptive Binary Arithmatic Coding，上下文自适应二进制算术编码)最早在H.264中引入，相较于CAVLC(Context-based Adaptive VariableLength Coding，上下文自适应变长编码)，CABAC大致能带来5％～14％的性能提升。CABAC主要分为三个过程：(1)将待编码的上下文语法信息采用二进制的方式表示；(2)选择合适的概率模型；(3)二进制算术编码。

其中，二进制算术编码中涉及的编码器分为常规编码器和旁路编码器，设计者需要根据上下文语法信息所属种类来选择常规编码器还是旁路编码器。在H.264和H.265中，上下文语法信息数量较少，计算逻辑主要是查找表操作，在满足芯片设计的带宽、PPA(Power Performance Area，功耗性能面积)等要求的同时，一个时钟周期能同时处理4个二进制化后的语法信息的bin(binval，比特位)值，因此CABAC输出码流速率能达到预期要求。而在H.266中，上下文语法信息数量大大增加，计算逻辑由查找表变成线性逻辑，传统的CABAC的二进制算术编码结构的输出码流速率很难达到预期要求。

因此，如何提高H.266中CABAC编码速率，是本领域技术人员亟待解决的技术问题。

发明内容

为解决上述技术问题，本申请提供一种二进制算术编码结构，能够提高CABAC编码速率。本申请还提供一种二进制算术编码装置、方法及存储介质，具有相同的技术效果。

本申请的第一个目的为提供一种二进制算术编码结构。

本申请的上述申请目的一是通过以下技术方案得以实现的：

一种二进制算术编码结构，包括：

沿第一方向逐级连接的M个第一编码单元，M为大于1的正整数；

以及第二编码单元，所述第二编码单元与沿所述第一方向排列的第M个所述第一编码单元连接；

所述第一编码单元包括选择器以及分别与所述选择器连接的第一常规编码器和旁路编码器；所述第二编码单元包括第二常规编码器；

所述选择器，用于根据接收到的待编码信息，确定所述第一编码单元中的输入单元，所述输入单元为所述选择器、所述第一常规编码器或所述旁路编码器；

沿所述第一方向上的所有所述第一编码单元内的所述输入单元和所述选择器，以及输出单元依序形成所述待编码信息的目标编码路径，所述输出单元为所述第二常规编码器或者沿所述第一方向排列的第M个所述第一编码单元中的旁路编码器。

优选地，所述二进制算术编码结构中，沿所述第一方向，第N-1个所述第一编码单元中的所述选择器分别与第N个所述第一编码单元中的所述第一常规编码器、所述旁路编码器和所述选择器连接，N∈M；

第M个所述第一编码单元中的所述选择器与所述第二常规编码器连接。

优选地，沿所述第一方向上第一个所述输入单元为第一个所述第一编码单元中的第一常规编码器或旁路编码器。

优选地，所述二进制算数编码结构包括2+2*M*(M-1)个编码路径，所述2+2*M*(M-1)个编码路径包括所述目标编码路径。