[发明专利]一种视频数据SpeedHQ编码方法及装置

说明书

本发明公开一种视频数据SpeedHQ编码方法及装置，该方法步骤包括：采集待编码的视频数据并按行进行存储；每当存储完预设行数的视频数据后，读取当前存储的视频数据并顺序分发至多个编码单元；在各个编码单元在编码过程中，控制各个编码单元分别与相邻的编码单元进行数据交换，使得相邻编码单元的数据流实现链接，以完成各个编码单元的数据编码；将各个编码单元编码后的数据按顺序拼接后进行重组，得到最终的编码数据输出。本发明具有实现方法简单、成本低、存储带宽与容量消耗小且延时低等优点。

技术领域

本发明涉及视频编码技术领域，尤其涉及NDI（Network Device Interface，网络设备接口）协议一种视频数据SpeedHQ编码方法及装置。

背景技术

视频IP（Internet Protocol，网际互连协议）化传输目前已成为视频传输的主流技术。视频IP化技术中，NDI技术应用最为广泛。NDI是一种IP网络设备接口协议，相比使用同轴电缆，NDI传输更稳定，抗干扰能力更强，且NDI能实时通过IP网络对多重广播级质量信号进行传输和接收，同时具有低延迟、精确帧视频、数据流相互识别和通信等特性。NDI具体有两个版本：NDI FULL(又称NDI high bandwidth)和NDI HX，其中NDI FULL即是采用SpeedHQ编码方式。

现有技术中，SpeedHQ编码通常是通过在编码前将至少1帧原始视频缓存到DDR（Double Data Rate）存储器，即视频数据是以帧为单位进行采集，保存完一帧数据后编码模块从DDR里读取数据进行编码。如图1所示，以编码模块按16x16宏块编码为例，原始视频数据从视频接口获取后把数据存入到DDR，DDR中保存完一帧数据后通知编码单元编码，将一帧数据分为多个16x16宏块分开给各个编码单元，各编码单元相互独立的将各自负责的宏块编码后形成SpeedHQ流存储至DDR存储器中。上述SpeedHQ编码方法会存在以下问题：

1、由于视频数据是以帧为单位进行采集，会增加DDR的带宽及容量，需要依赖于大容量的DDR内存，并且需要消耗大量的DDR带宽缓存原始视频。

2、由于必须至少缓存1帧原始视频到DDR后才能开始编码，因而还会带来延时。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种实现方法简单、成本低、存储带宽与容量消耗小且延时低的视频数据SpeedHQ编码方法及装置。

为解决上述技术问题，本发明提出的技术方案为：

一种视频数据SpeedHQ编码方法，步骤包括：

采集待编码的视频数据并按行进行存储；

每当存储完预设行数的视频数据后，读取当前存储的视频数据并顺序分发至多个编码单元，所述预设行数小于一帧数据对应的行数；

在各个编码单元在编码过程中，控制各个编码单元分别与相邻的编码单元进行数据交换及数据链接，以完成各个编码单元的数据编码，所述数据交换包括编码单元生成的预测值的交换；

将各个编码单元编码后的数据按顺序拼接后进行重组，得到最终的编码数据输出。

进一步的，所述采集待编码的视频数据时，将采集到的视频数据按行存储在片上存储器（On Chip Memory，OCM）中，并采用乒乓操作进行数据存储与读取。

进一步的，所述采用乒乓操作进行数据存储与读取包括：将采集到的视频数据先存入片上存储器的第一存储部分，当存储完成预设行数后，转入执行所述分发至一个编码单元以进行编码，同时开始采集下一个预设行数的视频数据并存储至片上存储器的第二存储部分，依此循环直到采集完一帧数据。