[发明专利]一种基于FPGA的加速量子启发式求解方法及其装置

权利要求书

1.一种基于FPGA的加速量子启发式求解装置，其特征在于，所述基于FPGA的加速量子启发式求解装置包括：

状态变化计算模块(100)，所述状态变化计算模块(100)包括第一哈密顿量计算块(110)、第一反相器(120)、第二哈密顿量计算块(130)和加法器(140)，所述第一哈密顿量计算块(110)、所述第一反相器(120)和所述加法器(140)的第一输入端依次连接，所述第二哈密顿量计算块(130)和所述加法器(140)的第二输入端连接，所述第一哈密顿量计算块(110)的输入端为原状态时自旋子的自旋状态，所述第二哈密顿量计算块(130)的输入端为待确认的自旋子自旋状态；

判断模块(200)，所述判断模块(200)包括负值判断器(210)和随机判断器(220)，所述负值判断器(210)的第一输入端和所述随机判断器(220)的第一输入端分别与所述加法器(140)的输出端连接；

二选一模块(300)，所述二选一模块(300)包括第一或门(310)、第二反相器(320)、第一与门(330)、第二与门(340)、第二或门(350)和触发器(360)，所述负值判断器(210)的输出端与所述第一或门(310)的第一输入端连接，所述随机判断器(220)的输出端与所述第一或门(310)的第二输入端连接，所述第一或门(310)的输出端与所述第二反相器(320)的输入端连接，所述第二反相器(320)的输出端与所述第一与门(330)的第二输入端连接，所述第一与门(330)的第一输入端与所述第一哈密顿量计算块(110)的输入端连接，所述第一与门(330)的输出端与所述第二或门(350)的第一输入端连接，所述第一或门(310)的输出端与所述第二与门(340)的第一输入端连接，所述第二与门(340)的第二输入端与所述第二哈密顿量计算块(130)的输入端连接，所述第二与门(340)的输出端与所述第二或门(350)的第二输入端连接，所述第二或门(350)的输出端与所述触发器(360)的第一输入端连接，所述触发器(360)的输出端为新状态时自旋子的自旋状态。

2.根据权利要求1所述的基于FPGA的加速量子启发式求解装置，其特征在于，

所述第一哈密顿量计算块(110)包括第一累加器模块，所述第二哈密顿量计算块(130)包括第二累加器模块。

3.根据权利要求1所述的基于FPGA的加速量子启发式求解装置，其特征在于，

所述负值判断器(210)包括第一输入端、第二输入端和输出端，所述负值判断器(210)的第一输入端与所述加法器(140)的输出端连接，所述负值判断器(210)的第二输入端与零值连接，所述负值判断器(210)的输出端与所述第一或门(310)的第一输入端连接。

4.根据权利要求1所述的基于FPGA的加速量子启发式求解装置，其特征在于，

所述随机判断器(220)包括查找表(221)、随机数发生器(222)和正值判断器(223)，所述加法器(140)的输出端与所述查找表(221)的第一输入端连接，所述查找表(221)的输出端与所述正值判断器(223)的第一输入端连接，所述随机数发生器(222)的输出端和所述正值判断器(223)的第二输入端连接，所述正值判断器(223)的输出端与所述第一或门(310)的第二输入端连接。

5.根据权利要求4所述的基于FPGA的加速量子启发式求解装置，其特征在于，

还包括时钟输入端，所述查找表(221)的第二输入端和所述触发器(360)的第二输入端分别与所述时钟输入端连接。