[发明专利]带隙基准电路正常工作检测的标识电路

权利要求书

1.一种带隙基准电路正常工作检测的标识电路，其特征在于，包括：偏置电流源、带隙基准电路、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、以及第六NMOS晶体管和第七NMOS晶体管，所述带隙基准电路包括第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第二电阻、第三电阻、第四电阻、第五电阻、以及第一三极管和第二三极管；其中，

所述第三PMOS晶体管、第四PMOS晶体管和第七PMOS晶体管的源极均耦合到电源，栅极均耦合到所述偏置电流源输出的偏置电压，所述第四PMOS晶体管的漏极耦合到所述第二电阻的一端和所述第五NMOS晶体管的漏极，所述第二电阻的另一端同时耦合到所述第三电阻和第四电阻的一端，所述第三电阻的另一端经由第五电阻耦合到所述第一三极管的发射极，所述第一三极管和第二三极管的基极和集电极均相连并耦合到地端，所述第五NMOS晶体管的栅极耦合到所述第四NMOS晶体管的漏极和第六PMOS晶体管的漏极，所述第四电阻的另一端耦合到所述第二三极管的发射极和所述第八PMOS晶体管的栅极，所述第五PMOS晶体管、第六PMOS晶体管、第八PMOS晶体管和第九PMOS晶体管的源极均耦合到所述第三PMOS晶体管的漏极，所述第五PMOS晶体管的漏极耦合到所述第三NMOS晶体管的漏极和栅极以及所述第四NMOS晶体管栅极，所述第三电阻和第五电阻之间的节点耦合到所述第五PMOS晶体管和第九PMOS晶体管的栅极，所述第八PMOS晶体管和第九PMOS晶体管的漏极均耦合到所述第七NMOS晶体管的漏极和栅极以及所述第六NMOS晶体管的栅极，所述第六NMOS晶体管的漏极耦合到所述第七PMOS晶体管的漏极，所述第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管和第七NMOS晶体管的源极均耦合到地端。

2.如权利要求1所述的带隙基准电路正常工作检测的标识电路，其特征在于，所述偏置电流源包括第一PMOS晶体管和第二PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管、以及第一电阻，其中，所述第一PMOS晶体管和第二PMOS晶体管的源极耦合到电源，所述第一PMOS晶体管的漏极和栅极、第二PMOS晶体管的栅极、以及所述第一NMOS晶体管的漏极相连并输出所述偏置电压，所述第一NMOS晶体管的栅极、所述第一PMOS晶体管的漏极、以及所述第二NMOS晶体管的漏极和栅极相连，所述第一NMOS晶体管的源极经由所述第一电阻耦合到地端，所述第二NMOS晶体管的源极耦合到地端。

3.如权利要求2所述的带隙基准电路正常工作检测的标识电路，其特征在于，当所述电源的电压低于所述带隙基准电路的最小工作电压时，所述第三PMOS晶体管的电流减小，使得所述第三PMOS晶体管的电流通过所述第八PMOS晶体管和第九PMOS晶体管以及第七NMOS晶体管镜像到所述第六NMOS晶体管的电流减小，所述第六NMOS晶体管的漏极电流低于所述第七PMOS晶体管的漏极电流，使得所述第六NMOS晶体管的漏极和所述第七PMOS晶体管的漏极输出指示信号。

4.如权利要求3所述的带隙基准电路正常工作检测的标识电路，其特征在于，所述带隙基准电路的最小工作电压为Vbe_q2+Vgs_mp6+Vds_mp3，其中Vbe_q2为所述第二三极管的发射极和基极之间的电压差，Vgs_mp6为所述第六PMOS晶体管的栅源电压，Vds_mp3为所述第三PMOS晶体管的漏极和源极之间的电压差。

5.如权利要求4所述的带隙基准电路正常工作检测的标识电路，其特征在于，所述偏置电流源的最小工作电压低于所述带隙基准电路的最小工作电压。

6.如权利要求5所述的带隙基准电路正常工作检测的标识电路，其特征在于，所述偏置电流源的最小工作电压为Vgs_mp1+Vds_mn1+Vr1或者Vgs_mn2+Vds_mp2，其中，Vgs_mp1为所述第一PMOS晶体管的栅源电压，Vds_mn1为所述第一NMOS晶体管的漏极和源极之间的电压差，Vr1为所述第一电阻两端的电压差，Vgs_mn2为所述第二NMOS晶体管的栅源电压，Vds_mp2为所述第二PMOS晶体管的漏极和源极之间的电压差。

7.如权利要求1所述的带隙基准电路正常工作检测的标识电路，其特征在于，所述第一三极管和第二三极管为PNP三极管。