[发明专利]一种均流电路

权利要求书

1.一种均流电路，其特征在于，所述均流电路包括：N个电压跟随器、N个电源和N个电阻；所述N个电压跟随器与所述N个电源一一对应，并与所述N个电阻一一对应；每个电压跟随器分别与对应的电源、对应的电阻的第一端连接，每个电压跟随器连接的电阻的第二端之间相互连接；

第一电压跟随器，用于基于第一电源提供的电压的变化，和所述第一电阻的阻值，调整第一电阻的电压，使得所述第一电阻上的电流是根据所述第一电阻的阻值确定的；

其中，所述第一电压跟随器是所述N个电压跟随器中的任意一个电压跟随器，所述第一电源是所述第一电压跟随器对应的电源，所述第一的电阻是所述第一电压跟随器对应的电阻。

2.如权利要求1所述的均流电路，其特征在于，所述第一电压跟随器包括：运算放大器和晶体管；所述运算放大器分别与所述晶体管、供电电源、所述第一电阻的第一端连接，所述晶体管还与所述第一电源、所述第一电阻的第一端连接；所述供电电源为所述N个电压跟随器连接的电源中提供最小电压的电源。

3.如权利要求2所述的均流电路，其特征在于，所述晶体管为N型金属氧化物半导体NMOS晶体管；所述运算放大器的输出端与所述NMOS晶体管的第一端连接；所述NMOS晶体管的第二端与所述第一电源连接；所述NMOS晶体管的第三端与所述运算放大器的负输入端、所述第一电阻的第一端连接；所述运算放大器的正输入端与所述供电电源连接。

4.如权利要求3所述的均流电路，其特征在于，所述NMOS晶体管的第一端为所述NMOS晶体管的栅极，所述NMOS晶体管的第二端为所述NMOS晶体管的漏极，所述NMOS晶体管的第三端为所述NMOS晶体管的源极。

5.如权利要求2所述的均流电路，其特征在于，所述晶体管为P型金属氧化物半导体PMOS晶体管；所述运算放大器的输出端与所述PMOS晶体管的第一端连接；所述PMOS晶体管的第三端与所述第一电源连接；所述PMOS晶体管的第二端与所述运算放大器的正输入端、所述第一电阻的第一端连接；所述运算放大器的负输入端与所述供电电源连接。

6.如权利要求5所述的均流电路，其特征在于，所述PMOS晶体管的第一端为所述PMOS晶体管的栅极，所述PMOS晶体管的第二端为所述PMOS晶体管的漏极，所述PMOS晶体管的第三端为所述PMOS晶体管的源极。

7.如权利要求2所述的均流电路，其特征在于，所述晶体管为NPN晶体管；所述运算放大器的输出端与所述NPN晶体管的第一端连接；所述NPN晶体管的第二端与所述第一电源连接；所述NPN晶体管的第三端与所述运算放大器的负输入端、所述第一电阻的第一端连接；所述运算放大器的正输入端与所述供电电源连接。

8.如权利要求7所述的均流电路，其特征在于，所述NPN晶体管的第一端为所述NPN晶体管的基极，所述NPN晶体管的第二端为所述NPN晶体管的集电极，所述NPN晶体管的第三端为所述NPN晶体管的发射极。

9.如权利要求2所述的均流电路，其特征在于，所述晶体管为PNP晶体管；所述运算放大器的输出端与所述PNP晶体管的第一端连接；所述PNP晶体管的第三端与所述第一电源连接；所述PNP晶体管的第二端与所述运算放大器的正输入端、所述第一电阻的第一端连接；所述运算放大器的负输入端与所述供电电源连接。

10.如权利要求9所述的均流电路，其特征在于，所述PNP晶体管的第一端为所述PNP晶体管的基极，所述PNP晶体管的第二端为所述PNP晶体管的集电极，所述PNP晶体管的第三端为所述PNP晶体管的发射极。

11.如权利要求2-10任一项所述的均流电路，其特征在于，所述运算放大器的正电源端与第一供电电源连接，所述运算放大器的负电源端接地；在所述第一供电电源为所述运算放大器供电时，所述晶体管处于可变电阻区。