[发明专利]基于FPGA的LCEVC视频编码装置及方法

说明书

本发明涉及一种基于FPGA的LCEVC视频编码装置，属于视频编码领域，包括存储模块、读写模块、控制模块、接口模块、上采样模块、做差模块、转换模块、量化模块、熵编码模块。FPGA最小运行单元包括作为视频编码处理器的Xilinx Zynq UltraScale+XCZU9EG‑2FFVB1156E MPSoC系列FPGA芯片、存储模块、DDR4SDRAM和AXI总线。FPGA芯片分别与其相连。本发明提出了一种视频编码方法并对其熵编码进行优化，即将熵编码原有的RLE编码+Huffman编码替换成RLE+rANS编码，利用ANS的优点，在保持高压缩率的同时还保持了低复杂度。

技术领域

本发明属于视频编码领域，涉及一种基于FPGA的LCEVC视频编码装置及方法。

背景技术

随着视频技术的快速发展以及人们对于视频质量日益增长的需求，用户对于视频压缩编码、低延迟编解码和传输的要求越来越高。用户对视频的要求从以前的标清到现在的高清、超高清。随着视频分辨率、帧率、位深的不断增加，视频的数据量也随之激增，这就给视频的传输和存储带来了很大的挑战。所以，对视频进行编码是非常必要的。

由于FPGA本身具有强大的并行处理能力和高度可定制能力，将FPGA与视频编码相结合是一个很有价值的方向。低复杂度增强视频编码(LCEVC)是动态图像专家组(MPEG)新提出的一种视频编码标准，LCEVC在几乎不增加视频编码复杂度的前提下，利用基本层的码流和额外的增强层码流来提高基本编码器的压缩效率。将FPGA与LCEVC相结合，利用FPGA的并行处理的优势，可以极大的减少编码时间。但是由于LCEVC的熵编码部分采用的是Huffman编码，这种编码方式虽然复杂度低，但是同时压缩率也不高，所以有必要对熵编码部分进行优化，在不增加复杂度的同时能提高其压缩率。

发明内容

有鉴于此，本发明的目的在于提供一种基于FPGA的LCEVC视频编码装置及方法。

为达到上述目的，本发明提供如下技术方案：

一方面，提供一种基于FPGA的LCEVC视频编码装置，包括：

存储模块：用于存储输入的视频图像数据以及相关模块的计算结果；

读写模块：用于对存储模块中的数据进行读出和写入，读写模块通过转换用户接口与AXI接口访问存储模块。其中主要包含读写两个模块。在读写模块中设计FIFO模块用于缓存输入与输出的数据，用户接口仅利用简单的读写长度接口、读写起始地址、读写使能信号、读写数据、读写数据有效、读写最后数据标志、读写准备信号等信号所组成，用户通过输入读写起始地址以及读写长度即可利用AXI的突发读写功能将读写的数据持续性地从存储模块中读出，这种读写方式可以确保数据的读写速度。接口模块将从存储模块中读取的数据存入接口模块中的RAM中，RAM的读写控制通过控制模块进行；

控制模块：用于控制各模块工作，如接口模块中数据的读取与写入等；

接口模块：用于缓存计算模块读出与写入存储模块时的数据，并与后续计算模块如上采样模块、做差模块进行数据交互，接口模块中的数据读写由控制模块控制；

上采样模块：通过AXI总线协议与存储模块连接，由垂直采样模块、水平采样模块及RAM组成，先进行垂直上采样，再将垂直方向上的采样结果存入移位寄存器中，当移位寄存器中有4个数据后，将这4个数据进行水平采样并输出结果，上采样模块通过接口模块从存储模块的原始数据进行处理，并将处理完成后的数据通过接口模块进行缓存，最终进入存储模块中；

做差模块：用于将输入数据与上采样模块输出的数据相减，得到残差数据，做差模块通过接口模块从存储模块中得到上采样后的数据与原始数据，做差后的数据进入接口模块中已被下次使用，同时将残差数据送入转换模块中进行后续处理；

转换模块：用于对残差数据进行计算，将残差数据从空间域中的像素形式转换至变换域；