[发明专利]访问请求处理装置、处理方法、设备及存储介质

说明书

本发明公开了一种访问请求处理装置、处理方法、设备及存储介质。系统包括：请求处理模块、读写冲突处理模块、数据缓存模块以及单口SRAM，其中，所述请求处理模块用于接收并解析写请求，获得所述写请求的标识地址，在所述标识地址与预存储的标识地址匹配失败以及所述单口SRAM为存满的状态下，生成读请求，并输出所述写请求和所述读请求；所述读写冲突处理模块用于在读请求的读地址在所述数据缓存模块中不存在匹配地址的情况下，将所述读请求发送至所述单口SRAM，以读出数据；以及，将所述写请求发送至所述数据缓存模块，以将所述写请求中的写数据写入所述数据缓存模块。减小了访问请求处理装置的面积，降低成本，提高了请求处理的效率。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种访问请求处理装置、处理方法、设备及存储介质。

背景技术

随着集成电路领域的发展，集成电路设计过程中会通过集成各种芯片来实现各种数据处理效率。例如，用于缓存电数据或者操作符的cache(高速缓冲存储器)中会通过集成SRAM(静态随机存储器)来实现数据存储功能。

SRAM分为单口SRAM和双口SRAM，单口SRAM只有一组控制接口，同一个时刻只能执行读操作或写操作，双口SRAM存在独立的读写控制接口，可同时进行读写操作。目前cache中经常会用到双口SRAM，但是由于双口SRAM的体积相对较大，所以在使用时会导致电路设计的成本较高。

因而如何减少cache的体积以减少电路设计的成本成为亟待解决的技术问题。

发明内容

本发明提供了一种访问请求处理装置、处理方法、设备及存储介质，在采用单口SRAM替换双口SRAM减小电路设计中存储器的存储面积从而降低成本的同时，通过预设数据缓存模块以保证在访问请求处理装置接收写请求并且单口SRAM存满的状态下可同时并行执行读写操作，以保证请求处理效率。

第一方面，本发明实施例提供了一种访问请求处理装置，包括：请求处理模块、读写冲突处理模块、数据缓存模块以及单口SRAM，其中，

所述请求处理模块用于接收并解析第一写请求，获得所述第一写请求的标识地址和写数据，在所述标识地址与预存储的标识地址匹配失败以及所述单口SRAM为存满的状态下，确定读地址，根据所述读地址生成第一读请求，以及根据所述写数据和所述读地址生成第二写请求，并输出所述第一读请求和所述第二写请求；

所述读写冲突处理模块用于接收所述第一读请求和所述第二写请求，并在所述读地址在所述数据缓存模块中不存在匹配地址的情况下，将所述读请求发送至所述单口SRAM，以读出数据；以及，将所述写数据和所述读地址发送至所述数据缓存模块，以缓存所述写数据和所述读地址；

所述读写冲突处理模块还用于在空闲状态下，将所述数据缓存模块中缓存的写数据写入所述单口SRAM中的所述读地址处。

优选地，所述请求处理模块中存储有预存储的标识地址和所述单口SRAM中已写入数据的写地址；

所述预存储的标识地址与所述单口SRAM中已写入数据的写地址存在一一对应关系。

优选地，所述读写冲突处理模块还用于在所述第一读请求的读地址在所述数据缓存模块中存在匹配地址的情况下，从所述数据缓存模块中读取对应的缓存数据，并将所述写数据和对应的读地址写入所述缓存模块中。

优选地，所述请求处理模块还用于在所述标识地址与预存储的标识地址匹配成功的情况下，得到与所述标识地址对应的写地址，并将所述写地址确定为读地址，并输出所述写数据和所述读地址；

所述读写冲突处理模块还用于在所述数据缓存模块中不存在匹配的读地址的情况下，将所述写数据和所述读地址发送至所述单口SRAM，以将所述写数据写入至所述单口SRAM的所述读地址中；以及，