[发明专利]用于测试机台中的测试电压补偿方法、装置及介质

说明书

本发明提供了一种用于测试机台中的测试电压补偿方法、装置及介质，所述电压测试机台的测试电压补偿方法包括：基于初始测试电压对目标待测器件进行初始测试，以获取目标待测器件的相应测试电路的总电阻；确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取通道组各自的电阻并联立电阻方程组以计算第一测试通道的电阻和所述第二测试通道的电阻；基于目标待测器件的相应测试电路的总电阻以及所述第一测试通道的电阻和所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压。本发明能够对待测器件施加更精确的电压，提高测试结果的准确性。

技术领域

本发明涉及集成电路测试技术领域，尤其涉及一种用于测试机台中的测试电压补偿方法、装置及介质。

背景技术

集成电路测试环节是能够确保集成电路达到所要求的性能和质量等参数要求的一个重要的环节，在整个集成电路产品的设计、生产制造以及应用方面都是不可或缺的组成部分，已成为集成电路产品高可靠性保障的关键技术之一。

对于集成电路行业来说，随着半导体的制程已经到了7nm以下，提高测试的精度非常的重要。目前所有的测试机台都会因为设备结构的原因有设备内阻，设备内阻会在加压测试过程中造成分压的现象，造成供压不足测试不准确。目前，测试机台有些没有电压损失补偿，有些有电压损失补偿的也是采用的同一补偿电压的方式，这两种电压补偿的方式精度都不高，会对高精度的测试带来比较大的影响，并影响最终的测试结果。

因此，有必要提供一种新型的用于测试机台中的测试电压补偿方法、装置及介质以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种用于测试机台中的测试电压补偿方法、装置及介质，能够对待测器件施加更精确的电压，提高测试结果的准确性。

为实现上述目的，本发明的所述一种用于测试机台中的测试电压补偿方法，所述测试机台包括多个测试通道，所述测试通道由源测试单元控制产生测试电压，所述补偿方法包括：

基于初始测试电压对目标待测器件进行初始测试，以获取所述目标待测器件的相应测试电路的总电阻，其中，所述相应测试电路包括电连通所述目标待测器件内的第一测试通道和第二测试通道；

确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻；

基于所述目标待测器件的所述相应测试电路的总电阻以及所述第一测试通道的电阻和所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压；

其中，所述第一测试通道、所述第二测试通道和所述第三测试通道均为所述测试机台中不相同的测试通道，所述总电阻包括所述目标待测器件的电阻和所述相应测试电路内的测试通道的电阻。

本发明所述用于测试机台中的测试电压补偿方法的有益效果在于：通过计算目标待测器件内的第一测试通道和第二测试通道的电阻，并基于相应测试电路的总电阻和第一测试通道和第二测试通道的电阻计算补偿后的目标电压，能够更加精确的对施加的电压信号进行补偿，大幅度提高了测试精度，不会出现相应测试电路的实际供电电压下降的问题。

可选的，每个所述测试通道均由独立的源测试单元控制产生所述测试电压，所述确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻，包括：

选择所述测试机台中除所述第一测试通道和所述第二测试通道以外的其它测试通道作为所述第三测试通道；

将所述第一测试通道、所述第二测试通道和所述第三测试通道两两短路接通以形成多组通道组，并获取每一组所述通道组的电阻；