[发明专利]一种多通道IO接口IP的验证平台及其停止算法

权利要求书

1.一种多通道IO接口IP的验证平台，其特征在于，包括代理模块、参考模型、计分板、全局变量池、待测模块DUT；

所述代理模块用于模拟外部设备给IO所有通道提供驱动数据并传输至待测模块DUT，模拟CPU功能配置待测IP，模拟总线功能为待测总线提供驱动数据；

所述参考模型用于接收IN方向的外部驱动数据和IN方向的内部数据，并对两路数据进行bit转换，转成相同位宽的数据发送给计分板；以及，所述参考模型接收来自OUT方向的驱动数据和OUT方向的内部数据，并对两路数据进行bit转换，转成相同位宽的数据发送给计分板；

所述计分板用于接收来自参考模型的两路输出数据，并对两组输出数据进行对比，判断是否相等，若相等则证明验证正确，若不相等则记录不相等数据个数；

所述全局变量池为代理模块提供全局变量并存储变化后的全局变量；

所述待测模块DUT对代理模块中IN方向的数据进行处理；以及，对代理模块中OUT方向的数据进行处理。

2.根据权利要求1所述的一种多通道IO接口IP的验证平台，其特征在于，所述代理模块包括CPU代理模块、数据代理模块、总线代理模块；

所述CPU代理模块用于模拟CPU产生待测模块DUT所需的寄存器配置信息，将配置信息通过BUS1配置待测模块DUT寄存器，并将命令信息cmd0传给数据代理模块，将命令信息cmd1传给总线代理模块；

所述数据代理模块用于接收IN方向的外部驱动数据trans_data1并模拟外部设备发送至待测模块DUT和参考模型；以及，所述数据代理模块监控并接收OUT方向通道发送的内部数据dut_data2并传输至参考模型；

所述总线代理模块用于监控并接收IN方向的内部数据dut_data1并传给参考模型；以及，所述总线代理模块通过通道地址调用通道并接收来自OUT方向通道的驱动数据trans_data2，并传输至参考模型以及待测模块DUT。

3.根据权利要求2所述的一种多通道IO接口IP的验证平台，其特征在于，所述全局变量池分别为CPU代理模块、数据代理模块、总线代理模块提供全局变量，所述全局变量包括dut_en、trans_data1_done、trans_data2_done、dut_data2_rec_done。

4.根据权利要求2所述的一种多通道IO接口IP的验证平台，其特征在于，所述cmd0包括通道使能信息、通道方向信息；所述cmd1包括通道使能信息、通道方向信息、输出通道的数据信息。

5.一种如权利要求1-4任意一项所述多通道IO接口IP的验证平台的停止算法，其特征在于，包括IN方向数据发送停止、OUT方向发送数据停止、验证平台停止，具体步骤如下：

S1：CPU代理模块首先对待测模块DUT进行配置，并将配置信息通过基于UVM的config_db机制传给数据代理模块；另外CPU代理模块产生OUT方向各通道的数据包信息，包括长度、包个数信息，通过TLM模型传给总线代理模块；在配置完待测模块DUT使能后，将dut_en置1；

S2：数据代理模块中的数据代理模块_driver首先等待dut_en置1，通过config_db机制获取寄存器配置信息，包括位宽、通道使能、通道方向信息，根据所得信息建立两个通道数组为wr_channel_fifo和rd_channel_fifo，分别包含IN方向通道号和OUT方向通道号，并根据所述两个通道数组结束数据代理模块；

S3：总线代理模块通过监控BUS2的行为执行操作d、e、f：

d.当通道为OUT方向，将数据包发送至BUS2记为驱动数据trans_data2，并将驱动数据trans_data2发送至参考模型；根据S1的包信息为空，则判断OUT方向发送结束，结束将trans_data2_done置1，即OUT方向发送数据停止；若根据S1的包信息不为空，则继续发送；

e.根据BUS2监控IN方向进的内部数据dut_data1，并将其发送至参考模型；

f.等待trans_data2_done、trans_data1_done、dut_data2_rec_done使能，使能则监控BUS2空闲指定数据周期后停止总线代理模块。

6.根据权利要求4所述的一种多通道IO接口IP的验证平台的停止算法，其特征在于，所述S2具体包括：

S21、获取通过sequencer发送的数据item，并根据通道地址将item压入n个通道FIFO，表示为trans_item_q[n]；

S22、根据通道方向类别随机访问各通道，若为IN方向，则在wr_channel_fifo中随机取出某一通道号addrx，并查看trans_item_q[addrx]是否为空；

若为空，则将addrx从wr_channel_fifo中删除；若不为空，则在trans_item_q[addrx]中根据待测模块DUT接口信息进行发送数据，并删除已经发送的包；

若为OUT方向，则随机轮询各OUT通道，根据接口流控信息进行监控数据并发送至参考模型；

若各通道都不可读，且等待指定周期后依旧不可读，则将dut_data2_rec_done置1；或rd_channel_fifo为空，则将dut_data2_rec_done置1；

S23、判断agent的停止：若wr_channel_fifo不为空则执行a和b；若rd_channel_fifo不为空则执行c；若wr_channel_fifo和rd_channel_fifo都为空，且同时满足b、c再结束数据代理模块

a.等待S22中获取到所有待发送item放入trans_item_q；

b.直到各通道trans_item_q为空并发送完当前item，则将trans_data1_done置1，即IN方向发送数据停止；

c.等待步骤dut_data2_rec_done置1；

总线代理模块和数据代理模块停止后，且计分板对数据校验完成并输出校验结果则停止验证平台。