[发明专利]全差分放大器的共模反馈电路

权利要求书

1.一种全差分放大器的共模反馈电路，其特征是，所述共模反馈电路包括：开关电容反馈电路和偏置电压反馈电路，所述开关电容反馈电路与全差分放大器的差分输出端以及共模控制端连接，所述偏置电压反馈电路与所述开关电容反馈电路以及所述全差分放大器的共模控制端连接。

2.如权利要求1所述的共模反馈电路，其特征是，所述开关电容反馈电路包括：第一电容、第二电容、第三电容、第四电容、第一组开关以及第二组开关；所述第一电容和第三电容并联在所述全差分放大器的正输出端与所述全差分放大器的共模控制端之间，所述二电容和所述第四电容并联在所述全差分放大器的负输出端与所述全差分放大器的共模控制端之间；所述第一组开关串接在所述第一电容与所述第三电容、所述第二电容与所述第四电容的各连接支路上；所述第二组开关串接在所述第三电容与参考电压和偏置电压、所述第四电容与与所述参考电压和所述偏置电压的连接支路上。

3.如权利要求2所述的共模反馈电路，其特征是，所述第一组开关接受第一开关控制信号的控制，所述第二组开关接受所述第二开关控制信号的控制。

4.如权利要求2所述的共模反馈电路，其特征是，所述第一组开关包括：第一开关、第二开关、第三开关以及第四开关；所述第一开关连接在所述第一电容的第一端与所述三电容的第一端之间，所述第二开关连接在所述第一电容的第二端与所述第三电容的第二端之间，所述第三开关连接在所述第二电容的第一端与所述第四电容的第一端之间，所述第四开关连接在所述第二电容的第二端与所述第四电容的第二端之间。

5.如权利要求2所述的共模反馈电路，其特征是，所述第二组开关包括：第五开关、第六开关、第七开关以及第八开关；所述第五开关连接在所述第三电容与所述参考电压之间，所述第六开关连接在所述第三电容与所述偏置电压之间，所述第七开关连接在所述第四电容与所述偏置电压之间，所述第八开关连接在所述第四电容与所述参考电压之间。

6.如权利要求1所述的共模反馈电路，其特征是，所述偏置电压反馈电路包括：运算放大器，所述运算放大器的正相输入端与所述全差分放大器的差分输出端连接，所述运算放大器的反相输出端接参考电压，所述运算放大器的输出端与所述开关电容反馈电路连接，用于输出偏置电压。

7.如权利要求6所述的共模反馈电路，其特征在于，所述偏置电压反馈电路包括：第一电阻和第二电阻，所述第一电阻的第一端与所述全差分放大器的负输出端连接，所述第二电阻的第一端与所述全差分放大器的正输出端连接，所述第一电阻的第二端与所述第二电阻的第二端以及所述运算放大器的正相输入端连接。

8.如权利要求1所述的共模反馈电路，其特征是，所述第一电阻和所述第二电阻的阻值相等。

9.如权利要求1所述的共模反馈电路，其特征是，所述全差分放大器包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管以及第六MOS管；所述第一MOS管和所述第二MOS管的栅极接第一控制信号、源极接电源电压，漏极作为所述全差分放大器的差分输出端，并与所述开关电容反馈电路连接，所述第一MOS管的漏极还与所述第三MOS管的漏极连接，所述第二MOS管的漏极与所述第四MOS管的漏极连接；所述第三MOS管和所述第四MOS管的栅极接差分输入信号，所述第三MOS管的源极与所述第五MOS管的漏极连接，所述第四MOS管的源极与所述第六MOS管的漏极连接，所述第五MOS管的栅极接第二控制信号，所述第六MOS管的栅极与所述开关电容反馈电路连接，所述第五MOS管和所述第六MOS管的源极接地。

10.如权利要求9所述的共模反馈电路，其特征在于，所述第一MOS管和所述第二MOS管为PMOS管，所述第一MOS管的漏极为所述全差分放大器的负输出端，所述第二MOS管的漏极为所述全差分放大器的正输出端；所述第三MOS管、所述第四MOS管、所述第五MOS管以及所述第六MOS管为NMOS管。