[发明专利]一种基于ZYNQ的光电混合计算控制系统

权利要求书

1.一种基于ZYNQ的光电混合计算控制系统，其特征在于，包括：上位机、PS端和PL端；

所述上位机与所述PS端的一端通过以太网连接，所述上位机用于对mnist图像数据的预处理并导入以及对所述PL端处理后的图像数据统计与判断；

所述PS端的另一端通过DMA接口与所述PL端连接，所述PS端用于将预处理后的mnist图像数据下发至所述PL端和将所述PL端处理后的图像数据回收至PS端再回传到所述上位机，并用于对4通道DAC、ADC相关的寄存器进行配置；

所述PL端用于将所述PS端下发的mnist图像数据与DAC位宽相匹配以及将处理后的图像数据与ADC位宽相匹配并还原为mnist数据。

2.根据权利要求1所述的一种基于ZYNQ的光电混合计算控制系统，其特征在于，对mnist图像数据的预处理，包括：对mnist图像数据添加帧头帧尾，并对添加帧头帧尾后的mnist图像数据进行4个通道的分包处理。

3.根据权利要求1所述的一种基于ZYNQ的光电混合计算控制系统，其特征在于，所述PS端包括：DDR缓存器，用于缓存到来的数据。

4.根据权利要求1所述的一种基于ZYNQ的光电混合计算控制系统，其特征在于，所述DMA接口设置位宽为32位。

5.根据权利要求1所述的一种基于ZYNQ的光电混合计算控制系统，其特征在于，对4通道DAC、ADC相关的寄存器进行配置，包括：

DAC数据输出使能相关的寄存器，将缓存的数据写入到DAC中；

ADC数据采集长度相关的寄存器，设置的采集长度是128bit；

ADC数据采集使能相关的寄存器，将ADC采集的数据写入缓存中。

6.根据权利要求1所述的一种基于ZYNQ的光电混合计算控制系统，其特征在于，将所述PS端下发的mnist图像数据与DAC位宽相匹配，包括：

通过rf_dac_dwidth_i32o64模块的接口将输入的32位图像数据扩展为64位数据，图像的每个像素数据占16位，扩展后的数据包含4个像素点；将扩展后的图像数据按照DAC的四个通道顺序排放，得到每次64位数据均为相邻的4个通道数据，将这4个像素点分别传入四个位宽转换模块rf_dac_dwidth_i16o256，位宽转换模块将16个周期的16bit数据转成1个周期的256bit输出，再将这256bit位宽的数据放入rf_dac_dwidth_i256o256数据存储模块进行缓存。

7.根据权利要求6所述的一种基于ZYNQ的光电混合计算控制系统，其特征在于，所述存储模块主要由异步FIFO构成，该FIFO的数据输入时钟和PL侧一致，数据取出的时钟和ADC时钟一致。

8.根据权利要求1所述的一种基于ZYNQ的光电混合计算控制系统，其特征在于，将处理后的图像数据与ADC位宽相匹配并还原为mnist数据，包括：

从DAC的数据存储模块中采集128bit、8个像素点的数据图像并通过模块rf_adc_fifo_i128o128缓存采集的数据并且模块rf_adc_fifo_i128o128的异步FIFO的读时钟和PL侧保持一致以及写时钟和ADC保持一致；

在当前周期对采集的图像数据同时进行帧头检测并判断，若数值落在帧头的阈值范围内，则生成帧头特征数据offset，若不在阈值范围内，则舍弃本次采集的数据；

保留下来的128bit图像数据通过模块axis_dwidth_converter_0的双端口RAM的输入端周期性的顺序转换到双端口RAM的输出端并将帧投替换为帧头特征数据offset，得到包含帧头特征数据offset的16bit图像数据；

将双端口RAM输出的16bit图像数据缓存至模块fifo_d16_i64o64的FIFO并合并四个像素数据输出64bit图像数据，经过模块rf_adc_to_dma转化为和dma接口相匹配的32bit图像数据，最终回传到PS端的DDR缓存器。