[发明专利]模数转换电路

说明书

本申请实施例提供一种模数转换电路，涉及电路技术领域，该电路包括：差分模拟输入端、模数转换通道以及数字输出端，其中，模数转换通道包括：差分信号电容阵列、采样时钟、电压时间转换单元、时域量化单元、编码器、第一控制单元以及第二控制单元；差分模拟输入正端连接差分信号电容阵列正端的输入端，差分模拟输入负端连接差分信号电容阵列负端的输入端，差分信号电容阵列的输出端均连接电压时间转换单元的输入端；电压时间转换单元的输出端连接时域量化单元的输入端，时域量化单元的输出端通过连接编码器连接数字输出端，本申请的电路只采用一个差分信号电容阵列，可有效提升模数转换电路的输入带宽。

技术领域

本发明涉及电路技术领域，具体而言，涉及一种模数转换电路。

背景技术

一步多位逐次逼近型模数转换器(Multi-bit/cycle successive approximationregister analog to digital converter)通过在每个比较周期内量化多位数字码，有效的提升了传统逐次逼近型模数转换器的转换速率。通常一步多位转换电路伴随着多个信号电容阵列协同多个比较器，或一个信号电容阵列同多个参考电容阵列协同多个比较器，用以产生多个参考电压并实现在每个比较周期内的多位比较。

对于前者而言，信号电容阵列数量越多，对于输入带宽的衰减越大。对于后者而言，信号电容阵列同参考电容阵列之间通常存在共模电平失调问题，通常需要采用校准技术消除。此外，对于一步M位的方案，通常需要2^M-1个电容阵列同2^M-1个比较器。虽然M越大，在每个周期内量化的数字码越多，对于转换速率的提升也就越大。然而，考虑到呈指数增长的硬件开销，电路功耗，时序复杂度以及芯片面积的开销，通常传统的解决方案更适合一步两位或一步三位的设计。在相关技术中，传统一步多位逐次逼近型模数转换器只能有限的提升转换速率。因此，逐次逼近型模数转换器在中等分辨率高速场合的应用依然受到较大限制。

发明内容

本发明的目的在于，针对上述现有技术中的不足，提供一种模数转换电路，以便提升模数转换速率。

为实现上述目的，本申请实施例采用的技术方案如下：

本申请实施例提供了一种模数转换电路，包括：差分模拟输入端、模数转换通道以及数字输出端，其中，所述模数转换通道包括：差分信号电容阵列、采样时钟、电压时间转换单元、时域量化单元、编码器、第一控制单元以及第二控制单元；

差分模拟输入正端连接差分信号电容阵列正端的输入端，差分模拟输入负端连接差分信号电容阵列负端的输入端，所述差分信号电容阵列的输出端均连接所述电压时间转换单元的输入端；所述电压时间转换单元的输出端连接所述时域量化单元的输入端，所述时域量化单元的输出端连接所述编码器，所述编码器还连接所述数字输出端；所述时域量化单元的输出端还连接所述第二控制单元，所述第二控制单元还连接所述差分信号电容阵列的控制端；

其中，所述采样时钟、所述电压时间转换单元的输出端还连接所述第一控制单元，所述第一控制单元还连接所述电压时间转换单元的控制端、所述时域量化单元的控制端、以及所述第二控制单元。

在可选的实施方式中，所述差分信号电容阵列正端包括：两个第一电容开关组，其中，所述两个第一电容开关组的一端相连，并作为所述差分信号电容阵列正端的输入端和输出端；

所述两个第一电容开关组的另一端还连接预设参考电压端，所述两个第一电容开关组的另一端还接地；当一个第一电容开关组的另一端与所述预设参考电压端连通时，另一个第一电容开关组的另一端与地连通；

所述差分信号电容阵列负端包括：两个第二电容开关组，其中，所述两个第二电容开关组的一端相连，并作为所述差分信号电容阵列负端的输入端和输出端；