[发明专利]像素驱动电路、显示面板及电子设备在审
申请号: | 202310092593.8 | 申请日: | 2023-01-30 |
公开(公告)号: | CN116013202A | 公开(公告)日: | 2023-04-25 |
发明(设计)人: | 周满城;康报虹 | 申请(专利权)人: | 惠科股份有限公司 |
主分类号: | G09G3/3225 | 分类号: | G09G3/3225;G09G3/3233 |
代理公司: | 广州三环专利商标代理有限公司 44202 | 代理人: | 杨岩 |
地址: | 518101 广东省深圳市宝安区石岩街道石龙社区*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 像素 驱动 电路 显示 面板 电子设备 | ||
1.一种像素驱动电路,其特征在于,所述像素驱动电路包括多个使能晶体管及多个驱动子电路,每个所述使能晶体管接收第一电压信号,并分别电连接多个所述驱动子电路,所述使能晶体管用于在使能信号的控制下导通,以将第一电压信号通过所述驱动子电路传输至对应的像素单元,所述像素单元的另一端用于接收第二电压信号,所述像素单元用于在所述第一电压信号和所述第二电压信号的加载下工作;所述驱动子电路和所述像素单元呈阵列形式排布,每个所述使能晶体管分别电连接的所述驱动子电路位于同一行。
2.如权利要求1所述的像素驱动电路,其特征在于,所述驱动子电路包括存储电容、第一晶体管及第二晶体管,所述存储电容的一端用于接收所述第一电压信号,所述存储电容的另一端电连接所述第一晶体管的栅极;所述第一晶体管的源极电连接所述第二晶体管的漏极和所述像素单元的一端,所述第一晶体管的漏极电连接所述使能晶体管的源极;所述第二晶体管的栅极用于接收第一扫描信号,所述第二晶体管的源极用于接收数据信号。
3.如权利要求2所述的像素驱动电路,其特征在于,所述驱动子电路还包括第三晶体管、第四晶体管、第五晶体管及第六晶体管,所述第三晶体管的栅极用于接收所述第一扫描信号,所述第三晶体管的源极电连接所述第四晶体管的漏极和所述第一晶体管的源极,所述第三晶体管的漏极电连接所述第五晶体管的漏极;所述第四晶体管的栅极用于接收所述使能信号,所述第四晶体管的源极电连接所述像素单元的一端和所述第六晶体管的漏极;所述第五晶体管的栅极用于接收第二扫描信号,所述第五晶体管的源极用于接收第一初始化信号;所述第六晶体管的栅极用于接收所述第一扫描信号,所述第六晶体管的源极用于接收第二初始化信号。
4.如权利要求3所述的像素驱动电路,其特征在于,所述像素驱动电路具有复位阶段,当所述像素驱动电路处于所述复位阶段时,所述第五晶体管在所述第二扫描信号的控制下导通,以将所述第一初始化信号传输至所述存储电容的一端。
5.如权利要求3所述的像素驱动电路,其特征在于,所述像素驱动电路具有充电阶段,当所述像素驱动电路处于所述充电阶段时,所述第二晶体管和所述第三晶体管在所述第一扫描信号的控制下导通,以使得所述数据信号传输至所述存储电容的一端;所述第六晶体管在所述第一扫描信号的控制下导通,以将所述第二初始化信号传输至所述像素单元的一端。
6.如权利要求3所述的像素驱动电路,其特征在于,所述像素驱动电路具有发光阶段,当所述像素驱动电路处于所述发光阶段时,所述使能晶体管和所述第四晶体管在所述使能信号的控制下导通,所述第一晶体管根据与其栅极电连接的所述存储电容的一端的电压值,控制流经所述像素单元的电流值。
7.如权利要求1所述的像素驱动电路,其特征在于,所述像素单元包括第一子像素、第二子像素及第三子像素,每个所述使能晶体管分别与所述第一子像素、所述第二子像素和所述第三子像素对应电连接的所述驱动子电路电连接。
8.如权利要求7所述的像素驱动电路,其特征在于,所述第一子像素、所述第二子像素和所述第三子像素分别为红色颜色像素、绿色颜色像素和蓝色颜色像素。
9.一种显示面板,其特征在于,所述显示面板具有显示区及围设于显示区的非显示区,所述显示区内设置有像素单元及如权利要求1-8任意一项所述的像素驱动电路。
10.一种电子设备,其特征在于,所述电子设备包括壳体及如权利要求9所述的显示面板,所述壳体用于承载所述显示面板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠科股份有限公司,未经惠科股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310092593.8/1.html,转载请声明来源钻瓜专利网。