[发明专利]一种CXL内存模组、内存的处理方法及计算机系统

说明书

本公开实施例公开了一种CXL内存模组、内存的处理方法及计算机系统，控制器芯片被配置为执行如下操作：建立逻辑物理地址翻译表；接收基于逻辑地址的操作指令，基于逻辑物理地址翻译表把逻辑地址翻译成DRAM芯片的物理地址，根据物理地址进行操作。及通过CXL接口接收申请内存指令，申请内存指令携带内存的尺寸信息；根据内存的尺寸信息进行内存分配，并将为主体分配的内存地址返回给主体。CXL内存模组能够运行虚拟内存，通过一个映射表把逻辑地址映射到不同的物理地址，可提高系统的安全性，相较于目前CXL内存模组被动的按照物理地址的读写，更加智能；及CXL内存模组具有内存分配功能，能够有效地分担主机的计算负载。

技术领域

本公开涉及但不仅限于存储技术，尤指一种CXL内存模组、内存的处理方法及计算机系统。

背景技术

CXL是一种新的基于PCIe物理层的内存接口协议，CXL协议使得可以用CXL内存模组对计算机进行内存扩充。CXL内存模组可以被多个CPU芯片甚至多个计算节点共享，是该技术的一大优势。

目前的CXL内存模组是被动的按照物理地址的进行读写等操作，不够智能。及对于任何计算系统，内存分配是一个重要任务。在软件层面，通过malloc()或free()等函数完成。这些函数的计算量很大，常常占据了很多CPU的计算时间。当多个CPU芯片共享同一个CXL内存模组时，内存分配将更复杂。

发明内容

本公开实施例提供了一种CXL内存模组，包括：控制器芯片和至少一组DRAM芯片，所述控制器芯片具有CXL接口，所述CXL内存模组执行以下至少一种操作：

所述CXL内存模组运行虚拟内存；及所述CXL内存模组进行内存分配。

本公开实施例还提供了一种内存的处理方法，应用于设置有控制器芯片和至少一组DRAM芯片的CXL内存模组，控制器芯片具有CXL接口，所述方法包括以下至少一种：

运行虚拟内存；及进行内存分配。

本公开实施例还提供了一种CXL内存模组的控制器芯片，所述控制器芯片包括内存接口、CXL接口以及与所述内存接口和所述CXL接口耦合的存储控制器，所述存储控制器被配置为执行任一实施例所述的内存的处理方法。

本公开实施例还提供了一种计算机系统，包括主体，及任一实施例所述的CXL内存模组，所述主体通过CXL接口与所述CXL内存模组连接；

所述主体能够通过cxl.mem协议向CXL内存模组发送内存读指令或内存写指令；所述主体能够通过cxl.io协议向CXL内存模组发送申请内存指令或释放内存指令。

本公开至少一个实施例提供的CXL内存模组、内存的处理方法及计算机系统，与现有技术相比，具有以下有益效果：CXL内存模组能够运行虚拟内存，通过一个映射表把逻辑地址映射到不同的物理地址，可提高系统的安全性，相较于目前CXL内存模组被动的按照物理地址的读写，更加智能；及CXL内存模组具有内存分配功能，能够接受和处理内存分配指令，具有内存分配功能的CXL内存模组能够有效地分担主机的计算负载。

本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

附图说明

附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为本公开一示例实施例提供的CXL内存模组的结构框图；

图2为本公开另一示例实施例提供的CXL内存模组的结构框图；

图3为本公开又一示例实施例提供的CXL内存模组的结构框图；