[发明专利]用于数字逻辑器件的测试方法及测试系统

权利要求书

1.一种用于数字逻辑器件的测试方法，其特征在于，包括：

测试数字逻辑器件的第一延迟时间、第二延迟时间、第三延迟时间和第四延迟时间；

根据所述第一延迟时间和所述第二延迟时间计算得到边沿上升时间；

根据所述第三延迟时间和所述第四延迟时间计算得到边沿下降时间；

将所述边沿上升时间和所述边沿下降时间保存并输出；

其中，所述第一延迟时间为数字逻辑器件的输出信号边沿从0％上升到10％的延迟时间；所述第二延迟时间为数字逻辑器件的输出信号边沿从0％上升到90％的延迟时间；所述第三延迟时间为数字逻辑器件的输出信号边沿从100％下降到90％的延迟时间；所述第四延迟时间为数字逻辑器件的输出信号边沿从100％下降到10％的延迟时间。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

将所述第一延迟时间、第二延迟时间、第三延迟时间和第四延迟时间进行保存得到第一延迟时间值、第二延迟时间值、第三延迟时间值和第四延迟时间值；

调取所述第一延迟时间值、第二延迟时间值、第三延迟时间值和第四延迟时间值。

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：

通过计算得到所述第一延迟时间值与所述第二延迟时间值的第一差值；

响应于所述第一差值大于零，将所述第一差值确定为边沿上升时间。

4.根据权利要求3所述的方法，其特征在于，所述方法还包括：

通过计算得到所述第三延迟时间值与所述第四延迟时间值的第二差值；

响应于所述第二差值大于零，将所述第二差值确定为边沿下降时间。

5.根据权利要求4所述的方法，其特征在于，所述方法还包括：

响应于所述第一差值小于零，将所述第一差值的绝对值确定为边沿上升时间；

响应于所述第二差值小于零，将所述第二差值的绝对值确定为边沿下降时间。

6.一种用于数字逻辑器件的测试系统，其特征在于，包括：

测试装置，被配置为：测试数字逻辑器件的第一延迟时间、第二延迟时间、第三延迟时间和第四延迟时间；其中，所述第一延迟时间为数字逻辑器件的输出信号边沿从0％上升到10％的延迟时间；所述第二延迟时间为数字逻辑器件的输出信号边沿从0％上升到90％的延迟时间；所述第三延迟时间为数字逻辑器件的输出信号边沿从100％下降到90％的延迟时间；所述第四延迟时间为数字逻辑器件的输出信号边沿从100％下降到10％的延迟时间；

计算装置，被配置为：根据所述第一延迟时间和所述第二延迟时间计算得到边沿上升时间；根据所述第三延迟时间和所述第四延迟时间计算得到边沿下降时间；

输出装置，被配置为：将所述边沿上升时间和所述边沿下降时间保存并输出。

7.根据权利要求6所述的系统，其特征在于，所述系统还包括：测试插座、测试电路板、母板和转接插座；

所述测试插座，被配置为：放置数字逻辑器件，并与所述数字逻辑器件的管脚连接；

所述测试电路板，被配置为：将所述测试插座与所述转接插座进行电气连接；

所述母板，被配置为：将所述转接插座与所述测试装置的数字通道进行连接；

所述转接插座，被配置为：将所述测试电路板与所述母板进行连接。