[实用新型]一种适用于多通道模拟量同步采集的去耦电路

权利要求书

1.一种适用于多通道模拟量同步采集的去耦电路，其特征在于，包括电源模块，应变片模块，位移传感器模块，加速度传感器模块，AD转换模块，控制器模块和串行通信模块；

所述电源模块包括电源输入端、稳压芯片TPS62177DQCR和低压差稳压芯片ADM7160AUJZ-3.3-R7；

所述电源输入端包括电源输入，外挂电源充电盒和开关，电源输入端子的1脚和外挂电源充电盒端子的1脚短路，并通过二极管SK54A-LTP和二极管12V/2A的串联结构连接开关的1脚，电源输入端子的2脚和外挂电源充电盒端子的2脚短路，并连接GND，开关的2脚作为电压输入，并通过二极管SK54A-LTP和2.2μF/50V电容的并联结构连接GND；

在稳压芯片TPS62177DQCR中，PGND端口连接GND，VIN端口和EN端口短路，并连接电压输入，NC端口、FB端口和AGND端口短路，连接GND，PG端口通过100K电阻连接3.3V，SLEEP端口和VOS端口短路，连接GND，SW端口通过22uH电感连接3.3V，所述3.3V与GND之间连接100μF/6.3V电容，3.3V为稳压输出，PAD端口连接GND；

在低压差稳压芯片ADM7160AUJZ-3.3-R7中，VIN端口连接电压输入，GND端口连接GND，并通过4.7μF电容连接电压输入，EN端口通过10K电阻连接GND，并连接STM32F103CB芯片中的PA4端口，VOUT端口定义为VREF_WY，并通过4.7μF电容和100nF电容的并联结构连接GND，所述GND与AGND之间通过磁珠L1相连；

所述应变片模块包括应变片BF1K，BF1K的1脚通过1K电阻连接VREF_WY，BF1K的2脚连接AGND，所述VREF_WY通过100nF/25V电容连接AGND，通过两个1K电阻串联结构连接AGND，所述两个1K电阻串联结构抽头定义为-YB1；

所述位移传感器模块包括两个米朗KTR4，两个米朗KTR4的1脚短路，为VREF_WY，并通过100nF/25V电容连接AGND，两个米朗KTR4的3脚短路，并连接AGND，两个米朗KTR4的1脚分别定义为+WY3和+WY4；

所述加速度传感器模块包括ADXL203CE，在ADXL203CE中，ST端口连接AGND,并通过100nF/25V电容和22μF/16V电容的并联结构连接Vs端口，COM端口连接AGND，Yout端口通过2.2μF/16V电容连接AGND，Xout端口通过2.2μF/16V电容连接AGND，Vs端口通过磁珠L5连接VREF_WY；

所述AD转换模块包括24位ADC芯片ADS1248，所述ADS1248的1脚连接VREF_WY，ADS1248的2脚和3脚短路，连接GND，ADS1248的4脚连接STM32F103CB的PA11脚，ADS1248的5脚连接VREF_WY，ADS1248的6脚连接GND，ADS1248的9脚通过1μF电容连接GND，ADS1248的10脚连接GND，并分别通过四个5.6nF电容连接ADS1248的11脚、12脚、13脚和14脚，ADS1248的11脚通过47nF电容连接ADS1248的12脚，并通过6.04K电阻定义为-YB1，ADS1248的12脚通过6.04K电阻定义为+YB1，ADS1248的13脚通过6.04K电阻连接AGND，ADS1248的14脚通过6.04K电阻定义为+WY3，ADS1248的15脚通过5.6nF电容连接GND，通过47nF电容连接ADS1248的16脚，并通过6.04K电阻连接AGND，ADS1248的16脚通过6.04K电阻定义为+WY4，并通过5.6nF电容连接GND，ADS1248的17脚连接U10的Xout脚，ADS1248的18脚连接U10的Yout脚，ADS1248的21脚连接GND，并通过100nF电容连接ADS1248的22脚，ADS1248的22脚连接VERF_WY，ADS1248的23脚连接STM32F103CB的PA12脚，ADS1248的24脚连接STM32F103CB的PB1脚，ADS1248的25脚连接STM32F103CB的PB0脚，ADS1248的26脚连接STM32F103CB的PA6脚，ADS1248的27脚连接STM32F103CB的PA7脚，ADS1248的28脚连接STM32F103CB的PA5脚；

所述控制器模块包括STM32F103CB芯片，在STM32F103CB芯片中，PA13端口为JTMS，PA14端口为JTCK，所述JTMS和JTCK为程序烧写接口，VBAT端口连接3.3V，VSS_1端口、VSS_2端口、VSS_3端口和VSSA端口短路，连接GND，并通过100nF和3*6*2.5轻触开关贴片的并联结构连接NRST端口，所述NRST端口通过10K电阻连接3.3V，BOOT0端口通过10K电阻连接GND，并通过6.2K电阻连接外部复位信号，PB2端口通过10K电阻连接GND，VDD_1端口、VDD_2端口、VDD_3端口和VDDA端口短路，连接3.3V，并通过1μF和10nF电容的并联结构连接GND；

所述串行通信模块包括MAXIM3232，在MAXIM3232中，C1+端口通过100nF电容连接V+端口，所述V+端口和C1-端口短路，并通过100nF电容连接接VREF_WY，C2+端口通过100nF电容连接C2-端口，V-端口通过100nF电容连接GND，T2OUT端口为串行通信的RX，R2IN端口为串行通信的TX，R2OUT端口连接STM32F103CB的PA10脚，T2IN端口连接STM32F103CB的PA9脚，GND端口连接GND，VCC端口连接VREF_WY，并通过100nF电容连接GND。

2.根据权利要求1所述的一种适用于多通道模拟量同步采集的去耦电路，其特征在于，在控制器模块的STM32F103CB芯片中，PB6端口通过3.74K电阻连接3.3V，STM32F103CB的PB7端口通过3.74K电阻连接3.3V，所述 PB6端口和PB7端口连接I2C总线，用于测试。