[实用新型]多主机共享访问内存的装置

说明书

本实用新型公开了一种多主机共享访问内存的装置。所述装置包括：多个主机、总线、多个控制寄存器、保护电路和多个内存空间，其中，所述多个控制寄存器与所述多个内存空间一一对应，所述多个主机通过写总线和读总线与所述总线连接，所述总线通过写总线与所述多个控制寄存器和所述保护电路连接，所述多个控制寄存器和所述多个内存空间通过读总线与所述总线连接，所述保护电路与所述多个内存空间连接。本实用新型可以将申请写权限、确认写权限的两个步操作合并成一个步骤，节省的主机的访问时间，并且，保护每一个内存区间的写操作的唯一性，可以保护数据的安全。

技术领域

本实用新型涉及多主机内存访问技术领域，更具体地涉及一种多主机共享访问内存的装置。

背景技术

通常在实现的一个多主机的访问系统中，主机需要进行如下操作才能锁定内存的访问权限：

(1)主机写内存控制寄存器申请锁定内存写权限。

(2)主机读内存的状态寄存器，检查申请锁定写权限是否申请成功。

(3)如果申请成功，开始写操作，如果申请不成功返回(1)重新进行锁定写内存权限的申请。

在上述的操作中，从申请写权限到确认写权限，最少要用两次访问，对于一个高速的访问系统来说，可能会造成不必要的数据带宽的浪费。并且所有数据的安全性全部依赖多主机读写内存的申请权限寄存器的值和状态寄存器的值，通过主机主动屏蔽写操作，如果主机误出发的写操作，依然会错误的改变内存的数据，造成不必要的错误。

发明内容

本实用新型的目的在于提供一种多主机共享访问内存的装置，将申请写权限、确认写权限的两个步操作合并成一个步骤，节省的主机的访问时间，并且，保护每一个内存区间的写操作的唯一性，可以保护数据的安全。

本申请公开了一种多主机共享访问内存的装置，包括：多个主机、总线、多个控制寄存器、保护电路和多个内存空间，其中，所述多个控制寄存器与所述多个内存空间一一对应，所述多个主机通过写总线和读总线与所述总线连接，所述总线通过写总线与所述多个控制寄存器和所述保护电路连接，所述多个控制寄存器和所述多个内存空间通过读总线与所述总线连接，所述保护电路与所述多个内存空间连接。

在一个优选例中，每个所述控制寄存器包括：第一比较器、第二比较器、第一与门、第一选通器和触发器；

所述第一比较器的第一输入端、所述第一选通器的第一输入端和所述触发器的输出端相连，所述第一比较器的第二输入端连接预设值，所述第一比较器的输出端连接所述第一与门的第一输入端；

所述第二比较器的第一输入端连接读地址信号，第二输入端连接寄存器地址，输出端连接所述第一与门的第二输入端；

所述第一与门的使能端连接读使能信号，输出端连接所述第一选通器的使能端；

所述第一选通器的第二输入端连接主机序列号，输出端连接所述触发器的数据端，所述触发器的使能端连接时钟信号。

在一个优选例中，所述读使能信号处于有效状态，并且，所述触发器在所述时钟信号的当前时钟周期的输出为所述预设值，所述触发器的值被更新为所述主机序列号，并且，在所述时钟信号的下一个时钟周期的输出为所述主机序列号。

在一个优选例中，每个所述控制寄存器还包括：第三比较器、第四比较器、第二与门和第二选通器；

所述第三比较器的第一输入端、所述第二选通器的第一输入端和所述触发器的输出端相连，所述第三比较器的第二输入端连接主机序列号，所述第三比较器的输出端连接所述第二与门的第一输入端；

所述第四比较器的第一输入端连接写地址信号，第二输入端连接寄存器地址，输出端连接所述第二与门的第二输入端；

所述第二与门的使能端连接写使能信号，输出端连接所述第二选通器的使能端；