[实用新型]一种改善ADC性能的自适应加扰系统

说明书

本实用新型公开了一种改善ADC性能的自适应加扰系统，涉及通信技术领域，解决了现代电子战系统等高精度AD采样时ADC性能指标不够稳定且无杂散动态范围较小的技术问题，其技术方案要点是通过加扰模块生成ADC模块所需的噪声，以消除或降低ADC模块采样产生的谐波，有效降低了AD采样后的杂散信号幅度，从而大幅提高ADC模块的无杂散动态范围，改善了ADC的动态性能，为后续信号处理奠定了基础。

技术领域

本申请涉及通信技术领域，尤其涉及一种改善ADC性能的自适应加扰系统。

背景技术

ADC(模数转换)是现代雷达系统、通信系统、电子对抗系统、控制系统等的重要组成部分，是连接模拟信号和数字处理系统的重要电路模块。随着电子战系统、通信系统等的快速发展，对于ADC性能的要求也越来越高。由于ADC内部电路以及外部电子元器件的非理想特性，影响了其性能指标，限制了数据采集系统的动态范围等。

Dither加扰技术是改善ADC性能的有效方法，通过加扰技术，可消除或降低AD采样产生的谐波，从而大幅提高无杂散动态范围SFDR。一方面，在AD转换过程中，加入加扰技术可以提高ADC分辨率，通过多次叠加平均，使得低于1LSB的信号也能被分辨出来。另一方面，在ADC转换过程中加入加扰噪声，还能提高ADC的动态性能。在ADC量化时，将加扰噪声与输入信号相加后由ADC量化，减弱输入信号与量化噪声的相关性，使得输入信号的幅度随机化，减少错误码字积累，可有效提高ADC的动态性能。

在ADC中应用加扰技术，实际上是在ADC的输入信号中加入一种噪声，并在ADC的输出端对加入的噪声进行去除，在这个过程中实现ADC无杂散动态范围参数的改善，加扰原理如图1所示。

任何电子元器件中都存在热噪声，以电阻或噪声二极管的热噪声可以非常方便的产生加扰信号，因而最简单的加扰技术即为利用电阻或噪声二极管的热噪声作为加扰信号，如图2所示。图2中，将电阻R或噪声二极管产生的热噪声经过放大倍数为(1+R2/R1)的放大后与输入信号相加后进行AD采样。但由于电子元器件中的热噪声都是高斯分布的，所以该方法所产生的加扰噪声幅度的概率密度为高斯分布，因而对有些情形下对ADC的动态性能改善效果并不明显。

采用电阻热噪声与噪声二极管产生的噪声幅度的概率密度都是高斯分布的，要产生均匀分布、三角分布等其他概率密度的加扰噪声，电子元器件一般无法得到，因而有些方案中采样专用的数字芯片产生加扰噪声。但每一种随机噪声产生芯片的噪声概率密度以及带宽是相对固定的，自适应能力较差。

实用新型内容

本申请提供了一种改善ADC性能的自适应加扰系统，其技术目的是通过自适应加扰电路改善ADC的性能指标，扩大ADC的无杂散动态范围。

本申请的上述技术目的是通过以下技术方案得以实现的：

一种改善ADC性能的自适应加扰系统，包括上位机、高速比较器、FPGA模块、加扰模块、ADC模块和去扰模块，所述加扰模块包括DAC模块、增益控制模块和带通滤波器；

输入信号经所述高速比较器后得到幅度标志，所述高速比较器将幅度标志输入到所述FPGA模块，所述FPGA模块生成对应的增益控制信号并输出至所述增益控制模块；

所述上位机向所述FPGA模块发送指令以指定生成PN序列的类型，所述FPGA模块将生成的PN序列输出到所述DAC模块，所述DAC模块将所述PN序列转换为模拟信号后输出到所述增益控制模块；

所述增益控制模块根据所述增益控制信号对所述模拟信号的幅度进行自适应增益控制，并输出自适应噪声信号，所述自适应噪声信号经所述带通滤波器后输出自适应加扰噪声信号；

所述自适应加扰噪声信号与所述输入信号叠加后输入到所述ADC模块，所述ADC模块输出数字信号，所述数字信号经所述去扰模块去扰后输出。