[实用新型]用于产生输出时钟信号的电路和接收机

权利要求书

1.一种用于产生输出时钟信号的电路，其特征在于，包括：

时钟产生电路，与逻辑门电路电连接，所述时钟产生电路用于提供反相时钟信号；

第一反相器，输出端连接第一延迟锁存器的第一输入端；

所述第一延迟锁存器，第二输入端接收第一输入时钟信号，所述第一延迟锁存器的第一输出端连接第二延迟锁存器的第一输入端，所述第一延迟锁存器的第二输出端连接所述逻辑门电路，所述第一延迟锁存器用于提供第一延迟时钟信号；

所述第二延迟锁存器，第二输入端接收第二输入时钟信号，所述第二延迟锁存器的第一输出端分别连接所述第一反相器的输入端和第三延迟锁存器的第一输入端，所述第二延迟锁存器的第二输出端连接所述逻辑门电路，所述第二延迟锁存器用于提供第二延迟时钟信号；

所述第三延迟锁存器，第二输入端接收所述第一输入时钟信号，所述第三延迟锁存器的第一输出端连接第四延迟锁存器的第一输入端，所述第三延迟锁存器的第二输出端连接所述逻辑门电路，所述第三延迟锁存器用于提供第三延迟时钟信号；

所述第四延迟锁存器，第二输入端接收所述第二输入时钟信号，所述第四延迟锁存器的第二输出端连接所述逻辑门电路，所述第四延迟锁存器用于提供第四延迟时钟信号；

所述逻辑门电路，用于根据所述反相时钟信号、所述第一延迟时钟信号、所述第二延迟时钟信号、所述第三延迟时钟信号和所述第四延迟时钟信号生成四相输出时钟信号。

2.根据权利要求1所述的用于产生输出时钟信号的电路，其特征在于，所述第四延迟时钟信号比所述第三延迟时钟信号相位滞后90度，所述第三延迟时钟信号比所述第二延迟时钟信号相位滞后90度，所述第二延迟时钟信号比所述第一延迟时钟信号相位滞后90度。

3.根据权利要求1所述的用于产生输出时钟信号的电路，其特征在于，所述第二输入时钟信号比所述第一输入时钟信号的相位滞后180度。

4.根据权利要求1所述的用于产生输出时钟信号的电路，其特征在于，所述时钟产生电路包括：

第二反相器，输出端连接第一锁存器的第一输入端；

所述第一锁存器，第二输入端接收第三输入时钟信号，所述第一锁存器的第一输出端连接第二锁存器的第一输入端，所述第一锁存器的第二输出端连接第三反相器的输入端，所述第一锁存器用于提供第一时钟信号；

所述第三反相器，输出端连接所述逻辑门电路，所述第三反相器用于对所述第一时钟信号进行反相，生成第一反相时钟信号；

所述第二锁存器，第二输入端接收第四输入时钟信号，所述第二锁存器的第一输出端分别连接所述第二反相器的输入端和第三锁存器的第一输入端，所述第二锁存器的第二输出端连接第四反相器的输入端，所述第二锁存器用于提供第二时钟信号；

所述第四反相器，输出端连接所述逻辑门电路，所述第四反相器用于对所述第二时钟信号进行反相，生成第二反相时钟信号；

所述第三锁存器，第二输入端接收所述第三输入时钟信号，所述第三锁存器的第一输出端连接第四锁存器的第一输入端，所述第三锁存器的第二输出端连接第五反相器的输入端，所述第三锁存器用于提供第三时钟信号；

所述第五反相器，输出端连接所述逻辑门电路，所述第五反相器用于对所述第三时钟信号进行反相，生成第三反相时钟信号；

所述第四锁存器，第二输入端接收所述第四输入时钟信号，所述第四锁存器的第二输出端连接第六反相器的输入端，所述第四锁存器用于提供第四时钟信号；

所述第六反相器，输出端连接所述逻辑门电路，所述第六反相器用于对所述第四时钟信号进行反相，生成第四反相时钟信号。

5.根据权利要求4所述的用于产生输出时钟信号的电路，其特征在于，所述第一输入时钟信号、所述第二输入时钟信号、所述第三输入时钟信号和所述第四输入时钟信号的频率相同。

6.根据权利要求4所述的用于产生输出时钟信号的电路，其特征在于，所述第四反相时钟信号比所述第三反相时钟信号相位滞后90度，所述第三反相时钟信号比所述第二反相时钟信号相位滞后90度，所述第二反相时钟信号比所述第一反相时钟信号相位滞后90度。