[实用新型]一种基于BLVDS的开入量检测系统

权利要求书

1.一种基于BLVDS的开入量检测系统，其特征是，包括多路输入开关量检测电路、FPGA模块、控制单元、BLVDS主总线；

所述BLVDS主总线一端连接控制单元，另一端连接FPGA模块第一接口；FPGA模块设有多个引脚，每个引脚连接一路输入开关量检测电路；

所述各路输入开关量检测电路均包括第一输入端子、第二输入端子、限流稳压元件、光耦元件、稳压电容、二极管、第二限流电阻以及供电电源；

所述第一输入端子与第二输入端子均连接外部开关量；

所述第一输入端子、限流稳压元件、光耦元件与第二输入端子顺次串联；

所述光耦元件包括光耦二极管和开关管；

所述光耦二极管、电容和第一二极管相互并联；

所述开关管的一端接地，开关管的另一端通过第二电阻连接电源，开关管的另一端还通过信号输出端子连接FPGA模块。

2.根据权利要求1所述的基于BLVDS的开入量检测系统，其特征是，包括BLVDS副总线；所述BLVDS副总线一端连接接控制单元，另一端连接FPGA模块第二接口；

所述FPGA模块包括切换单元，切换单元分别连接第一接口和第二接口。

3.根据权利要求1所述的基于BLVDS的开入量检测系统，其特征是，包括BLVDS升级总线、SPI总线、第一升级程序存储单元和第二升级程序存储单元；

所述BLVDS升级总线一端连接第二升级程序存储单元，另一端连接FPGA模块；

所述FPGA模块通过SPI总线连接第一升级程序存储单元。

4.根据权利要求3所述的基于BLVDS的开入量检测系统，其特征是，所述FPGA模块包括数据记录单元、数据缓存单元和数据存储单元；

所述数据记录单元、数据缓存单元和数据存储单元顺次连接。

5.根据权利要求1所述的基于BLVDS的开入量检测系统，其特征是，所述限流稳压元件包括第一电阻和第二二极管；所述第一电阻和第二二极管串联。

6.根据权利要求1所述的基于BLVDS的开入量检测系统，其特征是，所述输入开关量检测电路数量为27路。