[发明专利]基于集成解调运放的斩波稳定电路在审
| 申请号： | 202211677218.1 | 申请日： | 2022-12-26 |
| 公开（公告）号： | CN115940854A | 公开（公告）日： | 2023-04-07 |
| 发明（设计）人： | 来新泉;夏修炼;赵竞翔;席小玉;李继生 | 申请（专利权）人： | 西安水木芯邦半导体设计有限公司 |
| 主分类号： | H03F3/45 | 分类号： | H03F3/45 |
| 代理公司： | 北京东方盛凡知识产权代理有限公司 11562 | 代理人： | 林佳纯 |
| 地址： | 710000 陕西省西安市高新区唐*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 集成 解调 稳定 电路 | ||
本发明公开了一种基于集成解调运放的斩波稳定电路，包括：调制器，用于将低频信号调制成高频信号；放大解调模块，与所述调制器连接，用于放大解调所述高频信号；振荡器，分别与所述调制器和放大解调模块连接，用于发出时钟信号，控制所述调制器和放大解调模块。本发明通过调整解调时钟信号的相位来避开调制后信号的尖峰，从而大大抑制了时钟馈通和电荷注入等非理想因素产生的失调电压。
技术领域
本发明属于电子技术领域，特别是涉及一种基于集成解调运放的斩波稳定电路。
背景技术
传统的斩波稳定架构是在差分放大器后再增加一个MOS开关管组成的解调模块，那么受到MOS管开关时的时钟馈通和电荷注入等非理想因素的影响，调制后的信号在时钟信号的上升/下降沿处就会产生向上/下的尖峰，从而导致解调后的电压产生额外的失调。
发明内容
为了克服现有斩波稳定架构，存在的会导致解调后的电压产生额外的失调的问题，本发明提出一种基于集成解调运放的斩波稳定电路，该电路通过调整解调时钟信号的相位来避开调制后信号的尖峰，从而大大抑制了时钟馈通和电荷注入等非理想因素产生的失调电压。
为实现上述目的，本发明提供了如下方案：基于集成解调运放的斩波稳定电路，包括：
调制器，用于将低频信号调制成高频信号；
放大解调模块，与所述调制器连接，用于放大解调所述高频信号；
振荡器，分别与所述调制器和放大解调模块连接，用于发出时钟信号，控制所述调制器和放大解调模块。
优选地，所述放大解调模块包括共模反馈级、偏置级、集成解调的差分放大级和输出级；
所述偏置级与所述共模反馈级连接，所述集成解调的差分放大级与所述偏置级连接，所述输出级与所述集成解调的差分放大级连接。
优选地，所述共模反馈级包括第一PMOS管(PM1)、第二PMOS管(PM2)、第二十二PMOS管(PM22)、第二十四PMOS管(PM24)、第一NMOS管(NM1)、第二NMOS管(NM2)、第十五NMOS管(NM15)、第十六NMOS管(NM16)、第一电源(Is)、第二电源(VREF)；
其中所述第一NMOS管(NM1)的漏极、第一NMOS管(NM1)的栅极和第二NMOS管(NM2)的栅极与第一电源(Is)连接；
所述第一NMOS管(NM1)的源极、第二NMOS管(NM2)的源极、第十五NMOS管(NM15)的源极与第十六NMOS管(NM16)的源极连接；
所述第二NMOS管(NM2)的漏极、第一PMOS管(PM1)的漏极、第一PMOS管(PM1)的栅极与第二PMOS管(PM2)的栅极连接；
所述第一PMOS管(PM1)的源极与第二PMOS管(PM2)的源极连接；
所述第十五NMOS管(NM15)的栅极、第十五NMOS管(NM15)的漏极与第二十二PMOS管(PM22)的漏极连接；
所述第十六NMOS管(NM16)的栅极、第十六NMOS管(NM16)的漏极与第二十四PMOS管(PM24)的漏极连接；
所述第二十二PMOS管(PM22)的源极、第二十四PMOS管(PM24)的源极与第二PMOS管(PM2)的漏极连接；
所述第二十二PMOS管(PM22)的栅极与第二电源(VREF)连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安水木芯邦半导体设计有限公司，未经西安水木芯邦半导体设计有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202211677218.1/2.html，转载请声明来源钻瓜专利网。
