[发明专利]寄存器电路模块、集成电路芯片及其操作方法

权利要求书

1.一种寄存器电路模块，包括：

寄存器单元，包括触发器和与门，其中，所述触发器包括时钟端、数据输入端、扫描使能端和数据输出端，所述时钟端配置为输入时钟信号，所述数据输入端配置为输入功能数据信号，所述扫描使能端配置为输入扫描使能信号，所述数据输出端配置为输出与所述功能数据信号对应的输出信号，所述与门包括第一输入端、第二输入端和第一输出端，所述与门的所述第一输入端与所述触发器的所述数据输出端连接；

门控单元，包括或非门，其中，所述或非门包括第三输入端和第二输出端，所述或非门的所述第三输入端配置为获取所述触发器的所述扫描使能信号，所述与门的所述第二输入端与所述或非门的所述第二输出端连接。

2.如权利要求1所述的寄存器电路模块，其中，

所述寄存器单元为N位寄存器单元，N为大于或等于2的整数；

所述N位寄存器单元中的每个寄存器单元的与门的第二输入端分别与所述或非门的所述第二输出端连接。

3.如权利要求2所述的寄存器电路模块，其中，

所述N位寄存器单元中的每个寄存器单元的触发器的时钟端共享一个所述时钟信号，和/或，所述N位寄存器单元中的每个寄存器单元的触发器的扫描使能端共享一个所述扫描使能信号。

4.如权利要求1所述的寄存器电路模块，还包括功能使能控制端，其中，

所述功能使能控制端配置为提供功能使能控制信号，以指示所述触发器在功能模式下输出所述输出信号。

5.如权利要求1～4中任一项所述的寄存器电路模块，其中，

所述触发器、所述与门和所述门控单元中的至少两个配置为集成于一个电路。

6.一种集成电路芯片，包括至少一个寄存器电路模块组，其中，所述寄存器电路模块组包括至少一个如权利要求1～5中任一项所述的寄存器电路模块。

7.如权利要求6所述的集成电路芯片，其中，所述集成电路芯片包括两个以上所述寄存器电路模块，

所述两个以上所述寄存器电路模块中的彼此交互的两个寄存器电路模块的触发器的时钟信号对应的时钟源不同。

8.如权利要求7所述的集成电路芯片，还包括延迟同步器，其中，

所述延迟同步器配置为对所述彼此交互的两个寄存器电路模块中的至少一个进行延时配置，以使得所述两个寄存器电路模块同步。

9.如权利要求6所述的集成电路芯片，其中，所述寄存器电路模块还包括功能使能控制端，

所述功能使能控制端配置为提供功能使能控制信号，以指示所述触发器在功能模式下输出所述输出信号。

10.如权利要求9所述的集成电路芯片，还包括地址译码器，其中，

所述地址译码器配置为获取与所述寄存器电路模块组对应的地址信号并且通过对所述地址信号进行译码以输出对应的译码信号至所述寄存器电路模块组中的每个寄存器电路模块的功能使能控制端。

11.如权利要求10所述的集成电路芯片，其中，所述集成电路芯片包括M个寄存器电路模块组且M为大于或等于2的整数，

所述M个寄存器电路模块组中的每个寄存器电路模块组中的每个寄存器电路模块包括相同位数的寄存器单元。

12.如权利要求11所述的集成电路芯片，其中，

所述寄存器电路模块的寄存器单元为N位寄存器单元，N为大于或等于2的整数。

13.如权利要求12所述的集成电路芯片，其中，所述寄存器电路模块组还包括缓冲器，

所述缓冲器包括缓冲输入端和缓冲输出端，所述缓冲输入端与所述地址译码器连接以获取所述译码信号，所述缓冲输出端与所述寄存器电路模块的功能使能控制端连接以将所述译码信号传输至所述功能使能控制端。