[发明专利]一种基于FPGA的近场RFID读卡方法和读卡系统

说明书

本发明公开了一种基于FPGA的近场RFID读卡方法和读卡系统，通过发射射频信号激活电子标签，响应信号经过放大、滤波后输入到可编程逻辑门阵列芯片FPGA，可编程逻辑门阵列芯片FPGA通过其内部的模数转换模块ADC对响应信号进行采样，可编程逻辑门阵列芯片FPGA接收到响应信号后，通过数值偏移算法把单极性的采样数据转换为双极性的补码数据，进行多个连续的超前积分和滞后积分，再对响应信号进行滤波、放大、解码。本发明实现带通滤波算法，滑动积分同步码元算法，FM0/M2解码算法，并在调制和解调链路中引入低噪放的混频器，实现相干解调，有效地解决了发卡过程中因电子标签摆放位置错误和小信号干扰问题。

技术领域

本发明涉及一种近场RFID读卡方法和读卡系统，尤其涉及一种基于FPGA的近场RFID读卡方法和读卡系统。

背景技术

随着电子车牌的近年来在在多个城市的试点运行，作为电子车牌入口的写卡环节就备受关注。车管所在写卡中用到近场RFID读写器（发卡器），要求发卡器成本便宜，发卡稳定，简单便携。

发卡器硬件单元通常有两种硬件架构实现，一种是分离半导体器件实现的，另一种是采用集成的RFID SOC芯片实现的。分离半导体器件实现会采包络检波方法，具体是通过二极管检波后的信号经由比较器输出并放大给MCU，由MCU再去进行解码，这种方案在发卡实测中主要无法解决发卡人员因摆放位置或者标签个体质量原因出现的标签回复的小信号（图1）或者信号超过比较器判定阈值，甚至出现小信号上叠加了低频等这些恶劣环境下的解码失败问题（图2）。采用集成RFID SOC 芯片的方案，虽然芯片内部集成了MCU，ADC，DAC，锁相环等，接收灵敏度可以很高，但是这种方案因为外围还需要接入电源，功放等器件，灵敏度至少下降5~6个dB，同样这种方案也会遇到解码失败的问题，与第一种方案相比，这种集成芯片方案所有处理在芯片内部，解码失败的原因无法定位分析，因此这两种方案都有缺点，已经不能满足人们的要求。

发明内容

本发明的目的在于提供一种基于FPGA的近场RFID读卡方法和读卡系统，有效的解决发卡过程中因电子标签摆放位置错误，或标签个体性能差异出现的标签回复小信号，导致小信号上叠加低频干扰等原因造成的发卡器读卡失败，提升标签发卡、读卡的成功率，解决现有技术存在的缺憾。

本发明提供了下述方案：

一种基于FPGA的近场RFID读卡方法，用于RFID读卡设备激活电子标签，并接收电子标签回复的响应信号，其特征在于，所述近场RFID读卡方法具体包括如下步骤：

步骤一：RFID读卡设备通过天线向近场发射激励信号；

步骤二：电子标签接收到所述激励信号被激活后向近场发送响应信号；

步骤三：所述响应信号经过放大器、滤波器后输入到可编程逻辑门阵列芯片FPGA，所述可编程逻辑门阵列芯片FPGA通过其内部的ADC模块对响应信号进行采样，得到采样信号；

步骤四：所述可编程逻辑门阵列芯片FPGA对所述采样信号进行模数转换，将模拟信号转换为数字元信号；

步骤五：所述可编程逻辑门阵列芯片FPGA同时对所述数字元信号进行偏移补码，通过数值偏移算法把数字信号转换为双极性的数字信号；具体算法如下：以12bit的ADC为例，可表示的单极性采样数据是0~4095，双极性的数据则表示-2048~2047。对于单极性的采样数据，当数据小于等于2048时，采样数据不做处理。当数据大于2048时，采样数据减去4096，这样就把数据从单极性采样变换成双极性采样数据；

单极性采样是参考单端采样输入而来，特点是只有一个输入引脚ADCIN，使用GND作为电路的返回端，这种采样的优点是简单，缺点是VIN受到干扰，由于GND的电位始终是0，所以最终ADC采样值也会受到干扰而变化。而通过偏移补码模块转换成双极性采样，则是把输入共模干扰分散在ADCIN+和ADCIN-两端，输出时干扰会减掉，从而降低干扰。再经过CIC滤波器后，响应信号的高频和低频噪声就被滤除掉。