[发明专利]CHT技术处理器电源管理设计架构

说明书

本发明涉及集成电路领域，特别是CHT技术(单发射多线程动态循环并行技术)处理器电源管理设计架构；本发明架构体系包括：待机区IO环、测试区IO环、标准区IO环、待机域、测试域和标准域。本发明创造了一种适用于CHT技术处理器的电源管理方法，发明了一种全新的电源管理设计架构。本发明技术满足超低功耗需求和MBIST测试需求(如CHTDFTFLOW需求)，本发明旨在实现深层次电源管理策略，而非应用层面的(如DVFS方案)电源管理策略，特别对轻量化低功耗(如物联网)处理器具有重要应用价值。

技术领域

本发明涉及集成电路领域，特别是CHT技术(单发射多线程动态循环并行技术，以下简称CHT技术)处理器SOC设计和实现方法。

背景技术

集成电路行业受到重点扶持。处理器的体系结构是构建处理器的基础，常见的体系结构大多是国外的体系结构，如x86体系结构、ARM体系结构等。应用这些体系结构存在较多的限制，所以需要新型体系结构。新型体系结构技术是自主可控、安全可靠国产处理器的核心，也是难点所在。当前，体系结构技术创新成果较少，需求迫切，有重大的战略地位和广阔的市场空间；与之配套的SOC技术体系，同样具有重要意义。

现有的处理器电源管理方案一般是通过应用层面实现对电源的管理，无法满足MBIST测试(memory build-in-self test，存储器内建自测试)需求和低功耗需求。

发明内容

本发明的目的是：发明一种适用于CHT技术处理器的电源管理方法，满足超低功耗需求和MBIST测试需求(如CHT DFT FLOW需求)，本发明旨在实现深层次电源管理策略，而非应用层面的(如DVFS方案)电源管理策略，特别对轻量化低功耗(如物联网)处理器具有重要应用价值。本发明技术对CHT技术处理器设计具有重要指导意义，同样适应于普通架构处理器，因此对通用处理器设计具有重要指导意义。

本发明提供CHT技术处理器电源管理设计架构，所述电源管理设计架构包括：待机区IO环、测试区IO环、标准区IO环、待机域、测试域和标准域；

所述待机区IO环连接到模拟IO端、通用数字IO端、唤醒信号端、第一核心电压端，外部IO域高压供电端、测试使能端和第一核心电压上电完标识；

所述测试区IO环连接到外部IO域高压供电端、测试数字IO端、第三核心电压端、测试高压供电端、掉电信号端、第一核心电压上电完标识和第三核心电压上电完标识；

所述标准区IO环连接到外部IO域高压供电端、第二核心电压端、通用数字IO端、模拟IO端、掉电信号端、测试使能端、第一核心电压上电完标识和第三核心电压上电完标识；

所述待机域包括第一电压调节器、第二电压调节器、待机域逻辑、双压供电IP单元、核心电压IP单元；

所述的标准域包括标准域双压供电IP单元、待机域双压供电IP单元和标准域逻辑；

所述测试域包含测试域逻辑和非易失存储器，所述测试域逻辑连接到所述第一核心电压上电完标识、第三核心电压端、第三核心电压上电完标识，所述测试域逻辑连接到测试IO口和测试使能端；所述测试使能端生效时，第二核心电压端关闭、第二核心电压上电完标识生效以及所述测试域逻辑进入测试状态。

进一步地，所述设计架构的内部接口信息包括：

所述的第一电压调节器连接到外部IO域高压供电端、第一核心电压端和第一核心电压上电完标识；

所述的第二电压调节器连接到外部IO域高压供电端、第一核心电压端、第一核心电压上电完标识、掉电信号端、测试使能端、第二核心电压端、第三核心电压上电完标识、第三核心电压端和第三核心电压上电完标识。

进一步地，还包括IO隔离区，所述的待机区IO环、测试区IO环、标准区IO环之间通过IO隔离区进行隔离。