[发明专利]共源共栅放大器

权利要求书

1.一种共源共栅放大器，其特征在于，包括：

信号输入模块，用于根据电源电压产生输入信号；

交叉耦合模块，与所述信号输入模块电连接，用于根据所述输入信号形成内部正反馈；

第一偏置模块，与所述交叉耦合模块的一个输入端电连接；

第一支路模块，与所述第一偏置模块电连接；

第二偏置模块，与所述交叉耦合模块的另一个电连；

第二支路模块，与所述第二偏置模块电连接；

其中，所述第一偏置模块和所述第二偏置模块用于在输入共模反馈电压之后提供偏置，所述第一支路模块和所述第二支路模块用于提供大摆幅输出偏置，且所述第一支路模块和所述第二支路模块分别与所述信号输入模块电连接，所述信号输入模块还用于输出支路信号至所述第一支路模块和所述第二支路模块。

2.根据权利要求1所述的共源共栅放大器，其特征在于，所述信号输入模块包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管，所述第一PMOS管的源极接工作电压，所述第一PMOS管的漏极分别与所述第二PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极电连接，所述第一PMOS管的栅极接第一偏置电压，所述第二PMOS管的栅极和所述第三PMOS管的栅极均接第一输入电压，所述第四PMOS管的栅极和所述第五PMOS管的栅极均接第二输入电压。

3.根据权利要求2所述的共源共栅放大器，其特征在于，所述第一支路模块包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述第六PMOS管的源极和所述第七PMOS管的源极均接工作电压，所述第六PMOS管的漏极与所述第八PMOS管的源极电连接，所述第七PMOS管的漏极与所述第九PMOS管的源极电连接，所述第六PMOS管的栅极和所述第七PMOS管的栅极均与所述第九PMOS管的漏极电连接，所述第八PMOS管的漏极与所述第一NMOS管的漏极作为第一输出端，所述第九PMOS管的漏极与所述第二NMOS管的漏极电连接，所述第一NMOS管的栅极和所述第二NMOS管的栅极接第二偏置电压，所述第八PMOS管的栅极和所述第九PMOS管的栅极均接第三偏置电压，所述第二NMOS管的源极与所述第三NMOS管的漏极电连接，所述第三NMOS管的栅极与所述第三PMOS管的漏极电连接，所述第一NMOS管的源极与所述第二PMOS管的漏极电连接；

所述第二支路模块包括第十PMOS管、第十一PMOS管、第十二PMOS管和第十三PMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第十PMOS管的源极和所述第十一PMOS管的源极均接工作电压，所述第十PMOS管的漏极与所述第十二PMOS管的源极电连接，所述第十一PMOS管的漏极与所述第十三PMOS管的源极电连接，所述第十PMOS管的栅极和所述第十一PMOS管的栅极均与所述第十二PMOS管的漏极电连接，所述第十二PMOS管的漏极与所述第四NMOS管的漏极电连接，所述第五NMOS管的源极与所述第五PMOS管的漏极电连接，所述第四NMOS管的栅极和所述第五NMOS管的栅极接第二偏置电压，所述第十二PMOS管的栅极与所述第十三PMOS管的栅极接第三偏置电压，所述第四NMOS管的源极与所述第六NMOS管的漏极电连接，所述第六NMOS管的栅极与所述第四PMOS管的漏极电连接，所述第十三PMOS管的漏极与所述第五NMOS管的漏极作为第二输出端。

4.根据权利要求2或3所述的共源共栅放大器，其特征在于，所述交叉耦合模块包括第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，所述第七NMOS管的栅极和所述第八NMOS管的栅极接第二偏置电压，所述第七NMOS管的漏极与所述第三PMOS管的漏极电连接，所述第八NMOS管的漏极与所述第四PMOS管的漏极电连接，所述第七NMOS管的源极与所述第九NMOS管的漏极电连接，所述第八NMOS管的源极与所述第十NMOS管的漏极电连接，所述第九NMOS管的源极和所述第十NMOS管的源极均接地。