[发明专利]用于校正低附加噪声差分信号的占空比和相位误差的电路

权利要求书

1.一种与差分信号通信相关的所用占空比校正(DCC)电路，其特征在于，所述电路包括：

差分信号反相器电路，其包括第一反相器电路和第二反相器电路，其中所述第一反相器电路包括第一差分信号输入端口并且包括或至少间接耦合到第一差分信号输出端口，并且其中所述第二反相器电路包括第二差分信号输入端口并且包括或至少间接耦合到第二差分信号输出端口，

其中所述第一反相器电路和所述第二反相器电路中的每一个包括各自的反相器、耦合在所述各自的反相器与第一电压之间的各自的第一晶体管装置，以及耦合在所述各自的反相器与第二电压之间的各自的第二晶体管装置，并且其中所述第一晶体管装置和所述第二晶体管装置中的每一个包括各自的反馈输入端口；以及

反馈电路，其耦合到所述第一差分信号输出端口和所述第二差分信号输出端口并且还耦合到所述第一晶体管装置和所述第二晶体管装置的所述反馈输入端口，其中所述反馈电路包括运算放大器电路，所述运算放大器电路包括第一放大器输入端口和第二放大器输入端口、至少间接地与所述各自的反馈输入端口耦合的多个反馈输出端口，以及耦合在所述放大器输入端口和所述反馈输出端口之间的至少一个跨导放大器，并且其中所述反馈电路还包括分别将所述第一差分信号输出端口和所述第二差分信号输出端口分别与所述第一放大器输入端口和所述第二放大器输入端口分别耦合的第一低通滤波器和第二低通滤波器，并且

其中所述反馈电路用于基于由分别在所述第一差分信号输出端口和所述第二差分信号输出端口处分别提供的第一输出信号和第二输出信号展现的相应占空比而将来自所述反馈输出端口中的一个或多个反馈输出端口的一个或多个反馈信号提供到所述反馈输入端口中的一个或多个反馈输入端口，所述一个或多个反馈信号使所述第一晶体管装置和所述第二晶体管装置中的一个或多个晶体管装置取决于第一时间时所述相应占空比之间的第一差分而执行电流限制，

其中在所述第一时间之后的第二时间时分别在所述第一差分信号输出端口和所述第二差分信号输出端口处提供的额外的第一输出信号和第二输出信号的相应占空比基于所述电流限制而相等或基本上相等。

2.根据权利要求1所述的DCC电路，其特征在于，所述第一电压是供电电压，并且所述第二电压是接地电压。

3.根据权利要求2所述的DCC电路，其特征在于，所述第一晶体管装置中的每一个是相应P型金属氧化物半导体(PMOS)晶体管装置，并且所述第二晶体管装置中的每一个是相应N型金属氧化物半导体(NMOS)晶体管装置，并且其中所述反馈输入端口中的每一个是所述PMOS晶体管装置和所述NMOS晶体管装置中的相应一个的相应栅极端。

4.根据权利要求3所述的DCC电路，其特征在于，所述反馈输出端口分别直接与所述各自的反馈输入端口分别耦合。

5.根据权利要求3所述的DCC电路，其特征在于，所述第一反相器电路和第二反相器电路的所述相应PMOS晶体管装置中的每一个包括耦合到所述供电电压的相应源极端和耦合到所述各自的反相器的相应漏极端，并且其中所述第一反相器电路和所述第二反相器电路中的每一个的所述相应NMOS晶体管装置中的每一个包括耦合到所述各自的反相器的相应漏极端和耦合到所述接地电压的相应源极端。

6.根据权利要求1所述的DCC电路，其特征在于，另外包括第一缓冲器和第二缓冲器，

其中所述第一缓冲器包括至少间接耦合到所述第一反相器电路的所述各自的反相器的第一反相器输出端口的第一缓冲器输入端口，

其中所述第二缓冲器包括至少间接耦合到所述第二反相器电路的所述各自的反相器的第二反相器输出端口的第二缓冲器输入端口，

其中所述第一缓冲器额外包括至少间接耦合到或构成所述第一差分信号输出端口的第一缓冲器输出端口，并且

其中所述第二缓冲器额外包括至少间接耦合到或构成所述第二差分信号输出端口的第二缓冲器输出端口。

7.根据权利要求6所述的DCC电路，其特征在于，所述第一缓冲器输入端口直接耦合到所述第一反相器输出端口，并且其中所述第二缓冲器输入端口直接耦合到所述第二反相器输出端口。