[发明专利]ATPG库模型生成系统

说明书

本发明涉及一种ATPG库模型生成系统，实现步骤S1、获取待处理的标准单元库{B₁，B₂，…，B_n，…，B_N}和第一liberty文件；步骤S2、提取B_n对应的待处理逻辑信息；步骤S3、基于至少一个A_m的逻辑信息和组成结构组合生成与B_n对应的待处理逻辑信息的逻辑相同的候选ATPG库模型；步骤S4、基于每一候选ATPG库模型对应的A_m的权重值，选择总权重最大的候选ATPG库模型，作为B_n对应的待处理ATPG库模型；步骤S5、基于B_n对应的待处理ATPG库模型和/或B_n对应的时序信息生成每一B_n对应的目标ATPG库模型。本发明简化了ATPG库模型的生成过程，提高了ATPG库模型的生成效率和质量。

技术领域

本发明涉及计算机技术领域，尤其涉及一种ATPG库模型生成系统。

背景技术

自动测试向量生成（Automatic Test Pattern Generation，简称ATPG)是在半导体芯片测试中使用的测试向量由程序自动生成的过程。测试向量按顺序加载到器件的输入端口上，输出的信号被收集并与预算好的测试向量相比较从而判断测试的结果。ATPG有效性是衡量测试错误覆盖率的重要指标。实现ATPG的基础是构建标准单元对应的ATPG库模型，基于ATPG库模型生成芯片；设计门级网表所对应的ATPG模型，从而通过ATPG工具自动生成测试向量对芯片进行测试。

传统的ATPG库模型是基于标准单元对应的 Verilog 模型生成的，而标准单元对应的 Verilog 模型为准确的仿真和验证而开发的，并不适合 ATPG 目的。例如，为了准确描述模拟行为，IO pad 类型的标准单元对应的 Verilog 模型非常复杂。再如，集成时钟门控 (ICG)的标准单元是为时钟门控而设计的，对应的Verilog 模型也非常复杂。然而，ATPG只关注数字电路的逻辑行为，基于这些复杂的 Verilog 模型生成ATPG 库模型，使得生成ATPG 库模型复杂，进而使得所生成的设计门级网表对应的ATPG模型不够简化，降低了测试效率。

此外，现有技术通常会将设计门级网表通过图形用户界面(Graphical UserInterface，简称 GUI)显示，从而对设计门级网表和ATPG过程进行调试。现有技术中通常直接展示设计门级网表中的标准单元、标准单元之间的连接关系以及标准单元基于ATPG模型生成的输入输出值。但是有些标准单元所占面积比较大，且不能直接展示标准单元中的组成细节，可读性差，若需要获取组成细节信息，还需逐个点击对应的标准单元来呈现组成细节，且展开后的标准单元会进一步增加所占面积，从而导致调试效率低，用户体验差。

发明内容

本发明目的在于，提供一种ATPG库模型生成系统，简化了ATPG库模型的生成过程，提高了ATPG库模型的生成效率和质量。

本发明提供了一种ATPG库模型生成系统，包括预先构建的ATPG基本单元库{A₁，A₂，…，A_m，…，A_M}、存储有计算机程序的存储器和处理器，A_m为ATPG基本单元库中第m个ATPG基本单元，m的取值范围为1到M，M为ATPG基本单元库中ATPG基本单元的总数，A_m=(A1_m,A2_m,A3_m), A1_m为A_m的组成结构，A2_m为A_m的逻辑信息，A3_m为A_m的权重值，A_m的权重值和A_m在ATPG过程中所需成本成反比，当所述处理器执行所述计算机程序时，实现以下步骤：