[发明专利]扰码器同步方法、装置和电子设备

说明书

本发明提供一种扰码器同步方法、装置和电子设备，通过对采集的模拟信号进行预处理，生成原始3元码码流，通过原始3元码码流可以更好的表示采集的模拟信号的特征；对原始3元码码流进行解复用，生成4种解复用后的3元码码流，通过解复用降低了原始3元码码流的速率，得到4种解复用后的3元码码流方便后续进行扰码器锁定判断；根据4种解复用后的3元码码流进行扰码器锁定判断；在扰码器锁定判断中，同时对4种解复用后的3元码码流进行锁定判断，在任一种3元码码流锁定判断成功的情况下，确定完成扰码器同步，不需要对4种解复用后的3元码码流依次进行单独地尝试，从而实现扰码器的快速同步。

技术领域

本发明涉及通信技术领域，尤其涉及一种扰码器同步方法、装置和电子设备。

背景技术

在100base-T1 PHY芯片进行通信前，需要芯片之间建立通信链路。

100base-T1 PHY芯片建立通信链路的第一步是进行本地扰码器的同步，之后才会有链路同步判断，芯片状态机跳转和数据接收/发送等过程，因此，如何实现扰码器快速同步是当前重点研究的方向。

发明内容

本发明提供一种扰码器同步方法、装置和电子设备，用以解决扰码器同步缓慢的问题，实现扰码器快速同步。

本发明提供一种扰码器同步方法，包括：

对采集的模拟信号进行预处理，生成原始3元码码流；

对所述原始3元码码流进行解复用，生成4种解复用后的3元码码流；

根据所述4种解复用后的3元码码流进行扰码器锁定判断；

在所述扰码器锁定判断中，同时对4种解复用后的3元码码流进行锁定判断，在任一锁定判断成功的情况下，确定完成扰码器同步。

根据本发明提供的一种扰码器同步方法，所述对所述原始3元码码流进行解复用，生成4种解复用后的3元码码流，包括：

对所述原始3元码码流进行并行解复用，同时生成4种解复用后的3元码码流。

根据本发明提供的一种扰码器同步方法，所述根据所述4种解复用后的3元码码流进行扰码器锁定判断，包括：

将所述4种解复用后的3元码码流进行并行解映射，得到对应的4种解映射比特流；

根据所述4种解映射比特流进行扰码器锁定判断。

根据本发明提供的一种扰码器同步方法，在扰码器锁定判断中，同时对4种解复用后的3元码码流进行锁定判断，任一锁定判断成功的情况下，确定完成扰码器同步，包括：

基于所述4种解映射比特流同时进行4个扰码器锁定判断；

在任一扰码器锁定判断成功的情况下，停止所述扰码器锁定判断，将所述扰码器锁定判断成功对应的解复用后的3元码码流作为同步结果。

本发明还提供一种扰码器同步装置，包括：

预处理模块，用于对采集的模拟信号进行预处理，生成原始3元码码流；

解复用模块，用于对所述原始3元码码流进行解复用，生成4种解复用后的3元码码流；

锁定判断模块，用于根据所述4种解复用后的3元码码流进行扰码器锁定判断；在所述扰码器锁定判断中，同时对4种解复用后的3元码码流进行锁定判断，在任一锁定判断成功的情况下，确定完成扰码器同步。

根据本发明提供的一种扰码器同步装置，所述解复用模块，具体用于对所述原始3元码码流进行并行解复用，同时生成4种解复用后的3元码码流。

根据本发明提供的一种扰码器同步装置，所述锁定判断模块包括多个解映射模块和多个线性反馈移位寄存器模块；