[发明专利]进位链计时校准方法、装置、设备及存储介质

说明书

本申请提供了一种进位链计时校准方法、装置、设备及存储介质，涉及数字化测量技术领域，该方法包括：获取随机时钟信号和主时钟信号；根据随机时钟信号和主时钟信号，获取测试脉冲信号；将测试脉冲信号输入进位链，确定位于每一传输级数的信号所对应的延迟时间，以生成查找表，查找表用于确定输入进位链的信号所对应的延迟时间；当接收到输入进位链的测量信号，结合随机时钟信号和主时钟信号，确定对应的校准修正因子；根据校准修正因子对查找表内的延迟时间进行校准修正，并获取经校准修正后的校准时间。本方案能够对进位链的计时进行补偿，减少了外界环境对进位链计时的影响，从而提升了计时的测量精度。

技术领域

本申请实施例涉及数字化测量技术领域，尤其涉及一种进位链计时校准方法、装置、设备及存储介质。

背景技术

高精度的时间测量在较多领域中均有着重要意义，如激光雷达是以发射激光束实现探测目标的位置、速度等特征量的，发射信号与回波信号间的计时精度对激光雷达的测量精度有影响。

现有技术中，通常采用半导体芯片ASIC(Application Specific IntegratedCircuit，专用集成电路)芯片实现计时，但ASIC芯片开发周期长，成本昂贵；或者采用FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)的进位链资源实现计时，但是FPGA内部的进位链会随着环境温度、工作电压的变化，延迟时间也会变化，从而影响计时的测量精度。

因此，如何对进位链的计时进行校准以避免外界环境的影响成为目前需要解决的技术问题。

发明内容

本申请实施例提供了一种进位链计时校准方法、装置、设备及存储介质，能够对进位链的计时进行补偿，减少了外界环境对进位链计时的影响，从而提升了计时的测量精度。

第一方面，本申请实施例提供了一种进位链计时校准方法，包括：

获取随机时钟信号和主时钟信号；

根据随机时钟信号和主时钟信号，获取测试脉冲信号；

将测试脉冲信号输入进位链，确定位于每一传输级数的信号所对应的延迟时间，以生成查找表，查找表用于确定输入进位链的信号所对应的延迟时间；

当接收到输入进位链的测量信号，结合随机时钟信号和主时钟信号，确定对应的校准修正因子；

根据校准修正因子对查找表内的延迟时间进行校准修正，并获取经校准修正后的校准时间。

第二方面，本申请实施例还提供了一种进位链计时校准装置，该装置包括：

第一信号获取模块，配置为获取随机时钟信号和主时钟信号；

第二信号获取模块，配置为根据随机时钟信号和主时钟信号，获取测试脉冲信号；

延时确定模块，配置为将测试脉冲信号输入进位链，确定位于每一传输级数的信号所对应的延迟时间，以生成查找表，查找表用于确定输入进位链的信号所对应的延迟时间；

修正确定模块，配置为当接收到输入进位链的测量信号，结合随机时钟信号和主时钟信号，确定对应的校准修正因子；

计时校准模块，配置为根据校准修正因子对查找表内的延迟时间进行校准修正，并获取经校准修正后的校准时间。

第三方面，本申请实施例还提供了一种进位链计时校准设备，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现如上述第一方面所述的进位链计时校准方法。