[发明专利]一种改进型折叠式共源共栅运算放大器在审
| 申请号: | 202211011858.9 | 申请日: | 2022-08-23 |
| 公开(公告)号: | CN115425933A | 公开(公告)日: | 2022-12-02 |
| 发明(设计)人: | 张加宏;杨帆;邹循成;刘祖韬;王程;王泽林;华攀 | 申请(专利权)人: | 南京信息工程大学 |
| 主分类号: | H03F1/30 | 分类号: | H03F1/30;H03F3/45 |
| 代理公司: | 南京经纬专利商标代理有限公司 32200 | 代理人: | 田凌涛 |
| 地址: | 210000 江苏*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 改进型 折叠式 共源共栅 运算放大器 | ||
1.一种改进型折叠式共源共栅运算放大器,用于对待处理信号进行放大,其特征在于:包括折叠式共源共栅运算放大器、自适应偏置电路、局部正反馈电路,待处理信号接入折叠式共源共栅运算放大器的输入晶体管,折叠式共源共栅运算放大器输出端输出待处理信号对应的放大信号,自适应偏置电路与折叠式共源共栅运算放大器的输入晶体管相连接,局部正反馈电路同时与折叠式共源共栅运算放大器、自适应偏置电路相连接;自适应偏置电路为折叠式共源共栅运算放大器提供自适应偏置电流;基于折叠式共源共栅运算放大器输入晶体管的电流、以及自适应偏置电路的电流,局部正反馈电路驱动折叠式共源共栅运算放大器中的折叠电流源晶体管,提升折叠式共源共栅运算放大器的增益和摆率;待处理信号经折叠式共源共栅运算放大器结合自适应偏置电路、局部正反馈电路对待处理信号进行放大,折叠式共源共栅运算放大器输出端输出待处理信号对应的放大信号。
2.根据权利要求1所述一种改进型折叠式共源共栅运算放大器,其特征在于:所述待处理信号包括差分信号,所述折叠式共源共栅运算放大器包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管,第一MOS管和第二MOS管作为折叠式共源共栅运算放大器的输入晶体管,第一MOS管和第二MOS管的源极和栅极接自适应偏置电路,第三MOS管和第四MOS管作为折叠式共源共栅运算放大器的折叠电流源晶体管,第三MOS管和第四MOS管的栅极接入局部正反馈电路,第一MOS管栅极接待处理信号的一端,第一MOS管漏极接第三MOS管的漏极,第二MOS管栅级接待处理信号的另一端,第二MOS管漏极接第四MOS管的漏极,第三MOS管的源级、第四MOS管的源级接GND,第五MOS管的栅极接预设偏置电压Vbn1,第五MOS管的漏极接第七MOS管的漏极,第五MOS管的源级接第一MOS管的漏极,第六MOS管的栅极接预设偏置电压Vbn1,第六MOS管的漏极接第八MOS管的漏极,该连接点作为折叠式共源共栅运算放大器输出端输出待处理信号对应的放大信号,第六MOS管的源级接第二MOS管的漏极,第七MOS管的栅极接预设偏置电压Vbp1,第七MOS管的源级接第九MOS管的漏极,第八MOS管的栅极接预设偏置电压Vbp1,第八MOS管的源级接第十MOS管的漏极,第九MOS管的栅极分别接第十MOS管的栅极、第五MOS管的漏极,第九MOS管的源级、第十MOS管的源级接电源VDD,第一MOS管、第二MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管的衬底分别接电源VDD,第三MOS管、第四MOS管、第五MOS管和第六MOS管的衬底分别接地GND。
3.根据权利要求2所述的改进型折叠式共源共栅运算放大器,其特征在于:所述自适应偏置电路包括第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管和第十六MOS管,第十一MOS管的栅极接所述第一MOS管的栅极,第十一MOS管的漏极接第十五MOS管的漏极,该连接点接第十三MOS管的栅极,第十一MOS管的源级接第十三MOS管的漏极,该连接节点接所述第二MOS管的源级,第十二MOS管的栅极接所述第二MOS管的栅极,第十二MOS管的漏极接第十六MOS管的漏极,该连接点接十四MOS管的栅极,第十二MOS管的源级接第十四MOS管的漏极,该连接点接所述第一MOS管的源级,第十三MOS管的源级、第十四MOS管的源级接电源VDD,第十五MOS管和第十六MOS管的栅极接预设偏置电压Vbias1,第十五MOS管和第十六MOS管的源级接地GND,第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管的衬底分别接电源VDD,第十五MOS管和第十六MOS管的衬底分别接地GND。
4.根据权利要求3所述的改进型折叠式共源共栅运算放大器,其特征在于:所述局部正反馈电路包括第十七MOS管、第十八MOS管、第十九MOS管、第二十MOS管、第二十一MOS管和第二十二MOS管,第十七MOS管的栅极接所述第十三MOS管的栅极,第十七MOS管的漏极分别接第二十一MOS管的漏极、第十九MOS管的源极、所述第三MOS管的栅极,第十七MOS管的源级接电源VDD,第十八MOS管的栅极接第十四MOS管的栅极,第十八MOS管的漏极分别接第二十二MOS管的漏极、第二十MOS管的源极、所述第四MOS管的栅极,第十八MOS管的源级接电源VDD,所述第十九MOS管的栅极接预设偏置电压Vbias2,第十九MOS管的漏极接第二十一MOS管的栅极,第二十MOS管栅极接预设偏置电压Vbias2,第二十MOS管的漏极接第十九MOS管的漏极,第二十一MOS管的栅极接第二十二MOS管的栅极,第二十一MOS管、第二十二MOS管的源级接地GND,第十七MOS管和第十八MOS管的衬底分别接电源VDD,第十九MOS管、第二十MOS管、第二十一MOS管和第二十二MOS管的衬底分别接地GND。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京信息工程大学,未经南京信息工程大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211011858.9/1.html,转载请声明来源钻瓜专利网。





