[发明专利]一种减小印制电路板翘曲的叠层结构优化方法和系统

权利要求书

1.一种减小印制电路板翘曲的叠层结构优化方法，其特征是，包括以下步骤：

设计初步的不同印制电路板叠层结构；

对各印制电路板叠层结构进行特性阻抗的控制，确定合理的印制电路板叠层结构；

对所述合理的印制电路板叠层结构分别建立印制电路板压合成型仿真所需的几何模型和数学模型，得到不同叠层结构对应的不同方案；

求解不同方案对应的印制电路板在压合成型过程的温度场、固化度场、应力场、应变场和节点位移场，确定印制电路板压合后的翘曲变形形貌和翘曲量；

确定翘曲量最小化的方案为最终方案。

2.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，设计初步的不同印制电路板叠层结构的具体过程包括：确定印制电路板的结构信息，包括半固化片的类型、半固化片的最终厚度、半固化片在印制电路板中的层间位置以及布线层电路特征和覆铜板芯板层的最终厚度和相对位置信息；

利用建模软件，通过不同颜色标记不同类型的半固化片，采取相同厚度不同类型半固化片、相同类型半固化片不同厚度两种方式，建立不同印制电路板叠层结构。

3.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，对各印制电路板叠层结构进行特性阻抗的控制的具体过程包括：根据单端阻抗与差分阻抗计算模型，假设某确定印制电路板叠层结构的所有信号层的信号传输线的线宽、线距和线厚不变，改变半固化片层的厚度或半固化片层的类型，改变相关参数，计算出信号线的特性阻抗。

4.如权利要求3所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，所述相关参数包括印制电路板的布线层信号线的线宽、线厚、线距、半固化片层和覆铜板芯板层在压合后的最终厚度和介电常数。

5.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，确定合理的印制电路板叠层结构的具体过程包括：确定阻抗连续的印制电路板叠层结构为合理的印制电路板叠层结构；

阻抗连续为在改变印制电路板叠层结构后，对应信号线的特性阻抗的值与原来相比要满足单端阻抗和差分阻抗的变化值均小于给定公差。

6.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，建立几何模型和数学模型的具体过程包括：按照所设计的叠层结构对布线层、半固化片层、覆铜板芯板层分别建立几何模型，每一层的材料性能参数通过相关实验进行测试，基于材料性能参数进行数值模拟，迭代求解传热学方程、连续介质力学方程。

7.如权利要求6所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，建立几何模型的具体过程包括根据半固化片层、布线层、覆铜板芯板层的实际三维尺寸建立去除凹凸不平边角的等效立体几何图形，然后将所有层的立体几何图形偏移至与叠层结构相同的位置。

8.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，所述材料性能参数包括密度、比热容、导热系数、弹性模量、剪切模量、泊松比、热膨胀系数、固化反应放热焓、化学反应体积收缩率的一种或几种。

9.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，确定印制电路板在压合后的上表面翘曲变形形貌和翘曲量后，对不同的印制电路板在压合后的上表面翘曲变形形貌和翘曲量进行对比分析，将不同方案的印制电路板上表面翘曲变形形貌进行两两比较，对比细节处差异，确定半固化片层厚度或半固化片层的半固化片类型对印制电路板上表面翘曲变形形貌的影响规律；将不同方案对应的印制电路板翘曲量与方案编号作出关系图，对比翘曲量差异，确定使得印制电路板翘曲量最小化的方案为最终方案。

10.一种减小印制电路板翘曲的叠层结构优化系统，其特征是，包括：

叠层结构设计模块，用于设计初步的不同印制电路板叠层结构；

阻抗计算模块，用于对所设计的印制电路板叠层结构进行特性阻抗的控制，确定合理的印制电路板叠层结构；

数学建模模块，用于对所述合理的印制电路板叠层结构分别建立印制电路板压合成型仿真所需的几何模型和数学模型，得到不同印制电路板叠层结构对应的不同方案；

数值模拟模块，用于求解不同方案对应的印制电路板在压合成型过程的温度场、固化度场、应力场、应变场和节点位移场，确定印制电路板压合后的上表面翘曲变形形貌和翘曲量；

对比确定模块，用于对不同叠层结构的印制电路板在压合后的上表面翘曲变形形貌和翘曲量进行对比分析，确定翘曲量最小化的方案为最终方案。