[发明专利]制造半导体器件的方法

说明书

一种制造半导体器件的方法包括：在衬底上形成模结构，该模结构包括在第一方向上交替且重复地堆叠的电极间绝缘膜和牺牲膜；形成在第一方向上穿透模结构的沟道孔；在沟道孔内形成垂直沟道结构；去除牺牲膜以形成暴露垂直沟道结构的沟槽，该沟槽在垂直于第一方向的第二方向上延伸；以及使用湿沉积工艺形成分别填充沟槽的金属线，每个金属线形成为单层。

技术领域

本公开涉及制造半导体器件的方法。

背景技术

需要提高半导体器件的集成度，以满足消费者要求的优异性能和低价格。在半导体器件的情况下，因为集成度是决定产品价格的重要因素，所以特别需要提高集成度。在二维或平面半导体器件的情况下，集成度主要由单位存储单元占据的面积决定，因此受精细图案形成技术水平的极大影响。

然而，由于图案的小型化需要超昂贵的设备，所以二维半导体器件的集成度正在增加，但仍受限制。结果，已经提出了包括三维排列的存储单元的三维半导体存储器件。

发明内容

根据本公开的一方面，提供一种制造半导体器件的方法，该方法包括：在衬底上形成模结构，在模结构中电极间绝缘膜和牺牲膜在第一方向上交替且重复地堆叠；形成在第一方向上穿透模结构的沟道孔；在沟道孔内形成垂直沟道结构；去除牺牲膜以形成暴露垂直沟道结构并在垂直于第一方向的第二方向上延伸的沟槽；以及使用湿沉积工艺形成填充沟槽的金属线，其中金属线由单层形成。

根据本公开的另一方面，提供一种制造半导体器件的方法，该方法包括：在衬底内形成在第一方向上延伸的沟槽；形成填充沟槽的栅电极；在栅电极上形成在与第一方向交叉的第二方向上延伸的导电图案；以及在导电图案上形成电容器，其中栅电极使用湿沉积工艺由单层形成。

根据本公开的又一方面，提供一种制造半导体器件的方法，该方法包括：在衬底上形成在第一方向上延伸的有源图案；在有源图案上形成与有源图案交叉并在与第一方向交叉的第二方向上延伸的虚设栅电极；去除虚设栅电极以形成沟槽；以及使用湿沉积工艺形成填充沟槽的栅电极，其中栅电极由单层形成。

附图说明

通过参照附图详细描述示例性实施方式，特征对本领域技术人员将变得明显，其中：

图1A至图1D是用于说明根据一些实施方式的金属层沉积工艺的图。

图2A至图2D是用于说明根据一些实施方式的金属层沉积工艺的图。

图3是用于说明根据一些实施方式的半导体器件的示例性电路图。

图4至图18是根据一些实施方式的用于制造半导体器件的方法中的阶段的视图。

图19至图22是根据一些实施方式的用于制造半导体器件的方法中的阶段的视图。

图23至图26是根据一些实施方式的用于制造半导体器件的方法中的阶段的视图。

图27是根据一些实施方式的半导体器件的图。

图28是根据一些实施方式的半导体器件的图。

图29是包括根据一些实施方式的半导体器件的电子系统的示意性框图。

图30是根据一些实施方式的电子系统的示意性透视图。

图31至图33是沿图30中的I-I'的各种示意性剖视图。

图34至图37是根据一些实施方式的用于制造半导体器件的方法中的阶段的视图。

图38是根据一些实施方式的半导体器件的布局图。

图39是沿图38中的线A-A截取的剖视图。

图40至图44是根据一些实施方式的用于制造半导体器件的方法中的阶段的视图。