[发明专利]数据处理方法、系统、电子设备及计算机可读存储介质

说明书

本申请公开了一种数据处理方法、系统、电子设备及计算机可读存储介质，涉及通信领域，应用于主从系统中的主设备，主从系统还包括从设备，从设备包括标记寄存器，标记寄存器的值每隔预设时间段加1，其中，预设时间段为n倍的从设备的时钟周期，n为正整数，该数据处理方法包括：若当前工作场景为协同工作场景，按读取周期读取标记寄存器的值；基于当前读取周期读取到的标记寄存器的值确定当前延时时间；当当前延时时间大于目标延时时间，从从设备中获取协同工作场景需求的数据。本申请能够使主设备在确定从设备延时完成后，再从从设备中获取协同工作场景对应的数据，保证协同任务正常完成。

技术领域

本申请涉及通信领域，特别涉及数据处理方法、系统、电子设备及计算机可读存储介质。

背景技术

MCU（Microcontroller Unit，微控制单元）和FPGA（Field Programmable GateArray，现场可编程逻辑门阵列）在通信时，通常以MCU作为通信Master（主设备），FPGA作为通信Slave（从设备），在很多应用场景下，需要MCU和FPGA协同完成一项任务，协同完成任务的过程包括FPGA先获取数据存储到其内部的存储空间中，然后MCU再从FPGA的存储空间中读取数据。

在二者协同完成任务时，经常遇到需要双方都延时一段时间后再进行下一步操作的场景，在这种场景下，由于MCU和FPGA各自时钟不一致，如果双方各自按各自的时钟进行延时就很可能导致MCU在FPGA还没有完成延时的情况下就执行了下一步操作，即在FPGA按其时钟计算的当前延时时间未达到目标延时时间还未获取到数据时，若MCU按其时钟计算的当前延时时间已经达到目标延时时间，此时MCU就开始从FPGA的存储空间中读取数据，这样会导致MCU无法获取到准确的数据，产生非预期的结果，影响任务的完成。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本申请的目的是提供一种数据处理方法、系统、电子设备及计算机可读存储介质，能够使主设备可以在确定从设备延时完成后，再从从设备中获取协同工作场景对应的数据，保证协同任务正常完成。

为解决上述技术问题，本申请提供了一种数据处理方法，应用于主从系统中的主设备，所述主从系统还包括从设备，所述从设备包括标记寄存器，所述标记寄存器的值每隔预设时间段加1，其中，所述预设时间段为n倍的所述从设备的时钟周期，n为正整数，该数据处理方法包括：

若当前工作场景为协同工作场景，按读取周期读取所述标记寄存器的值；

基于当前读取周期读取到的所述标记寄存器的值确定当前延时时间；

当所述当前延时时间大于目标延时时间，从所述从设备中获取所述协同工作场景需求的数据。

可选的，基于当前读取周期读取到的所述标记寄存器的值确定当前延时时间的过程包括：

判断当前读取周期是否为第一个读取周期；

若否，基于所述当前读取周期读取到的所述标记寄存器的值和所述第一个读取周期读取到的所述标记寄存器的值确定当前延时时间。

可选的，基于所述当前读取周期读取到的所述标记寄存器的值和所述第一个读取周期读取到的所述标记寄存器的值确定当前延时时间的过程包括：

通过第一关系式计算当前延时时间，所述第一关系式为T_f=（tmp-start）×α；