[发明专利]集成电路的节点改写方法、装置、电子设备及介质

说明书

本公开涉及一种集成电路的节点改写方法、装置、电子设备及计算机可读介质。该方法包括：生成集成电路的多个最大独立扇出锥；生成所述多个最大独立扇出锥中的每个最大独立扇出锥的多个切分集合；根据切分集合中节点的数量将所述多个切分集合分别存储在至少一个数组中；基于所述至少一个数组对所述集成电路进行节点改写。本申请涉及的集成电路的节点改写方法、装置、电子设备及计算机可读介质，能够将集成电路逻辑网络中节点之间的关系由原有的链接式更新为矩阵形式，并通过矩阵计算方式，快速准确的对集成电路进行节点改写。

技术领域

本公开涉及集成电路设计领域，具体而言，涉及一种集成电路的节点改写方法、装置、电子设备及计算机可读介质。

背景技术

通常，在给定了电路规格与设计要求之后，电路设计工程师会利用硬件描述语言(Hardware Description Language,HDL)对电路的行为进行设计。通过HDL可将逻辑电路功能转换成电路结构描述，电路结构一般使用多级逻辑网络(multi-level logic networks)来表示。

对于一个确定功能的集成电路而言，由于在编写过程中编写代码不同，其可能对应着不同的实际电路，复杂度也差异很大。由于这个原因，在实际设计阶段，经常会对集成电路对应的逻辑网络进行优化，以减轻实际电路的复杂度。可通过减少集成电路对应的逻辑函数，从而让所用的逻辑门数减少。也就是减少集成电路对应的多层次的逻辑网络中节点的数量，同时满足原有涉及中的时序、面积、功耗要求。

对于复杂的集成电路而言，其对应的逻辑网络节点数量众多，在节点优化的过程中，经常需要反复大量的对逻辑网络和网络中节点进行遍历和读取等操作，占用大量的处理时间，处理效率低下。

因此，需要一种新的集成电路的节点改写方法、装置、电子设备及计算机可读介质。

在所述背景技术部分公开的上述信息仅用于加强对本申请的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

有鉴于此，本申请提供一种集成电路的节点改写方法、装置、电子设备及计算机可读介质，能够将集成电路逻辑网络中节点之间的关系由原有的链接式更新为矩阵形式，并通过矩阵计算方式，快速准确的对集成电路进行节点改写。

本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。

根据本申请的一方面，提出一种集成电路的节点改写方法，该方法包括：生成集成电路的多个最大独立扇出锥；生成所述多个最大独立扇出锥中的每个最大独立扇出锥的多个切分集合；根据切分集合中节点的数量将所述多个切分集合分别存储在至少一个数组中；基于所述至少一个数组对所述集成电路进行节点改写。

在本申请的一种示例性实施例中，根据切分集合中节点的数量将所述多个切分集合分别存储在至少一个数组中，包括：生成多个长度不同的数组；根据切分集合中节点的数量和数组的长度之间的关系将所述多个切分集合分别存储在不同数组中；所述切分集合的所属节点记录在所述切分集合的索引中。

在本申请的一种示例性实施例中，基于所述至少一个数组对所述集成电路进行节点改写，包括：由所述至少一个数组中提取待优化的目标数组；逐一提取所述目标数组中的多个切分集合；对所述多个切分集合进行节点改写。

在本申请的一种示例性实施例中，由所述至少一个数组中提取待优化的目标数组，包括：根据所述集成电路的优化目标确定优化节点数；根据所述优化节点数由所述至少一个数组中提取目标数组。

在本申请的一种示例性实施例中，对所述多个切分集合进行节点改写，包括：获取集成电路的多级逻辑网络数据；基于所述多级逻辑网络数据中的节点和其对应的有向边生成所述集成电路的邻接矩阵；基于所述邻接矩阵生成所述多个切分集合对应的切分矩阵；基于多个切分矩阵和矩阵计算进行节点改写。