[发明专利]包括电荷陷阱位点的半导体器件及其制造方法

说明书

本申请公开了包括电荷陷阱位点的半导体器件及其制造方法。半导体器件包括第一电极、设置在第一电极上的铁电层、设置在铁电层上的介电层、设置在介电层的内部区域中的电荷陷阱位点以及设置在介电层上的第二电极。介电层可以具有非铁电性质。介电层与铁电层设置于第一电极与第二电极之间且彼此串联连接。该半导体器件可以包括分布在具有非铁电性质的介电层的内部区域中的电荷陷阱位点。

相关申请的交叉引用

本申请要求于2021年11月30日提交至韩国知识产权局的韩国申请第10-2021-0169548号的优先权，其整体通过引用并入本文。

技术领域

本公开总体上涉及一种半导体器件，更具体地，涉及包括电荷陷阱位点的半导体器件及其制造方法。

背景技术

随着半导体芯片的特征尺寸减小，设置在半导体芯片中的电容器和晶体管的尺寸也减小。然而，电容器或晶体管中包括的介电层所需的电容需要保持预定的参考值以便确保器件操作的可靠性。因此，正在研究用于增大电容器或晶体管中使用的介电层的电容的各种方法。

作为各种方法的代表性示例，可以在电容器或晶体管的介电层中利用高介电材料。近来，随着半导体芯片的特征尺寸减小趋势的继续，已经进行了各种尝试以确保介电层中的高介电性质、降低漏电流以及提高击穿电压。

发明内容

根据本公开的实施方式的半导体器件可以包括第一电极、设置在第一电极之上的铁电层、设置在铁电层之上的介电层、设置在介电层的内部区域中的电荷陷阱位点以及设置在介电层之上的第二电极。

根据本公开的另一实施方式的半导体器件可以包括衬底、设置在衬底之上的存储节点电极、设置为与存储节点电极间隔开的板电极、设置在存储节点电极和板电极之间的铁电层和介电层、以及设置在介电层的内部区域中的电荷陷阱位点。铁电层和介电层彼此串联电连接以提供非铁电性质。

在根据本公开的又一实施方式的制造半导体器件的方法中，可以在衬底上形成第一电极。可以在第一电极上形成铁电层。可以在铁电层上形成介电层，该介电层包括分布在其中的掺杂剂颗粒并且具有非铁电性质。可以在介电层上形成第二电极。

在根据本公开的又一实施方式的制造半导体器件的方法中，可以在衬底上形成第一电极。可以在第一电极上形成铁电层。可以在铁电层上形成具有非铁电性质的第一子介电层。金属颗粒可以分布在第一子介电层上。可以在第一子介电层上形成覆盖金属颗粒的第二子介电层。可以在第二子介电层上形成第二电极。

附图说明

图1是示意性示出根据本公开的实施方式的铁电层的极化特性的曲线图。

图2是示意性示出根据本公开的实施方式的介电层的极化特性的曲线图。

图3是示意性示出根据本公开的实施方式的介电结构的电路配置的视图。

图4是示意性示出根据本公开的实施方式的半导体器件的截面图。

图5是示意性示出根据本公开的实施方式的介电层中的掺杂剂颗粒的浓度分布的曲线图。

图6是示意性示出根据本公开的另一实施方式的半导体器件的截面图。

图7A至图7D是示意性示出根据本公开的实施方式的制造半导体器件的方法的截面图。

图8A至图8D是示意性示出根据本公开的另一实施方式的制造半导体器件的方法的截面图。

图9A至图9D是示意性示出根据本公开的又一实施方式的制造半导体器件的方法的截面图。

图10A是示意性示出根据本公开的实施方式的包括多个存储单元的半导体器件的平面图。

图10B是沿图10A的半导体器件的线A-A'截取的截面图。