[发明专利]电子器件的Verilog-A模型构建方法、系统及设备

说明书

本发明公开了一种电子器件的Verilog‑A模型构建方法、系统及设备。电子器件的Verilog‑A模型构建方法，包括：基于电子器件的行为属性，从Verilog‑A模板库里筛选出对应的Verilog‑A模板；基于筛选出的Verilog‑A模板以及电子器件的实际输入输出值，确定Verilog‑A模板的待预测参数；基于所述待预测参数的初始值，电子器件的实际输入值，确定电子器件的预测输出值，并采用进化算法，基于预测输出值和实际输出值，迭代确定待预测参数的目标值；基于待预测参数的目标值以及Verilog‑A模板，构建Verilog‑A目标模型，以基于Verilog‑A目标模型对电子器件的行为进行仿真。采用本发明构建电子器件的Verilog‑A模型，具有速度快、精度高的优点。

技术领域

本发明涉及电子器件仿真技术领域，尤其涉及一种电子器件的Verilog-A模型构建方法、系统及设备。

背景技术

Verilog-A是一种标准化的、支持模拟和混合信号设计的硬件描述语言，为工业界广泛采用。Verilog-A模型与仿真器的固有模型类似，但对于Verilog-A模型，用户可以自行编写模型方程式，因此自由度比较高，可以用于描述新的半导体器件或者多物理器件，也可以用于描述模拟功能模块，替代由晶体管组成的电路图，以减少仿真耗时。

随着模拟和混合信号芯片复杂度的不断升高，而产品周期却持续缩减，越来越多设计部门要求和强调系统级别的全局仿真，以保证流片的成功率和芯片的性能。然而晶体管组成的电路图的全局仿真耗时过长，通常采用Verilog-A模型替代部分甚至全部模块，以提高仿真速度。因此，在各个模拟功能模块完成设计后，需要在仿真验证的基础上编写Verilog-A行为模型，以支持系统级别的仿真验证。可靠高效的Verilog-A模型对系统仿真至关重要。

现有的Verilog-A模型编写，采用人工的方式，一方面是受限于编写人员的经验，编写的时间比较长。另一方面涉及到模型精度的问题，对Verilog-A参数的调整，需要不断的迭代调整参数，要得到理想，比较优的结果，需要比较长的时间，一个普通设计师需要大概4-8小时的时间，时间耗费长且精度无法保证。

发明内容

本发明实施例提供一种电子器件的Verilog-A模型构建方法、系统及设备，用以解决现有技术中Verilog-A模型构建效率低的问题。

根据本发明实施例的电子器件的Verilog-A模型构建方法，包括：

基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板；

基于筛选出的Verilog-A模板以及所述电子器件的实际输入输出值，确定所述Verilog-A模板的待预测参数；

基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，并采用进化算法，基于所述预测输出值和实际输出值，迭代确定所述待预测参数的目标值；

基于所述待预测参数的目标值以及所述Verilog-A模板，构建Verilog-A目标模型，以基于所述Verilog-A目标模型对所述电子器件的行为进行仿真。

根据本发明的一些实施例，所述基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，包括：

构建机器学习预测模型；

获取多个机器学习预测模型样本，所述机器学习预测模型样本包括Verilog-A模板的待预测参数样本值、输入样本值和对应的输出样本值；

基于所述多个机器学习预测模型样本，训练所述机器学习预测模型；

将所述电子器件的实际输入值和所述待预测参数的初始值输入训练后的机器学习预测模型，以输出所述电子器件的预测输出值。