[发明专利]一种带有自校准功能的轨到轨电流舵DAC结构

权利要求书

1.一种带有自校准功能的轨到轨电流舵DAC结构，其特征在于，包括数字输入寄存器、译码器、PMOS电流源差分驱动、NMOS电流源差分驱动、PMOS电流源、NMOS电流源、数字预校准模块和选通开关，所述数字输入寄存器接收外部数字输入并传输至所述译码器，所述译码器对输入数字信号进行译码之后将其数字信号传送至PMOS电流源差分驱动和NMOS电流源差分驱动，所述PMOS电流源差分驱动和NMOS电流源差分驱动分别连接到PMOS电流源和NMOS电流源，所述数字预校准模块连接到所述PMOS电流源和NMOS电流源，所述选通开关连接到所述PMOS电流源和NMOS电流源。

2.根据权利要求1所述的带有自校准功能的轨到轨电流舵DAC结构，其特征在于，该DAC结构在工作时分为：预校准模式和正常数模转换模式。

3.根据权利要求2所述的带有自校准功能的轨到轨电流舵DAC结构，其特征在于，所述预校准模式为：

设定电流舵DAC为10bit DAC，在电路正式开始进行数模转换前，电路将会首先进入预校准模式，此时预校准模式将会将DAC外部数字输入、电路选通开关模块暂时断开，使其OUTP，OUTN无输出信号，并将输入数字寄存器的输出钳位至固定的数字值＂10b’1000000000＂，数字输入寄存器将钳位的数字信号经过时钟同步之后传输至译码器单元，译码器通过对输入数字信号进行译码，之后将其数字信号传送至电流源差分驱动单元，使其译码之后的同步多个数字输出信号作为每一路电流源MOS开关的驱动信号，以此控制每一路电流源开关的通断，来控制输出总电流的大小，并通过负载电阻转化为电路所需的模拟电压信号，将按照顺序依次校准NMOS和PMOS电流源栅极电压偏置信号，当DAC启动后便进入复位状态，此时将用于校准的数字时钟信号和此时由基准模块所产生的PMOS电流源与NMOS电流源栅压偏置作为校准模块的输入，将数字信号各个位置复位后开始校准，通过数字时钟信号来作为预校准模块的时钟信号控制预校准模块内计数器计数，以此控制内部电阻阵列，同时将P_OUTP与N_OUTP两路输出分别进行与电阻分压产生的标准1/2供电电压进行比较来控制计数器的计数，进而改变PMOS电流源阵列与NMOS电流源阵列栅压的大小，并在校准结束后将校准之后的电流源阵列栅极电压偏置锁存在相应位置上，数字预校准模块输出校准后的PMOS电流源与NMOS电流源阵列栅压偏置，并在下一个预校准模式来临之前固定该偏置电压不变，通过上述过程将NMOS电流源电压偏置和PMOS电流源电压偏置依次校准完成。

4.根据权利要求3所述的带有自校准功能的轨到轨电流舵DAC结构，其特征在于，所述正常数模转换模式为：

在预校准完成之后，数字预校准模块使选通开关使能，数字输入寄存器读取电流舵DAC输入数字信号，将其经过寄存器同步之后输入10位同步数字码数字码至译码器单元，译码器单元通过对称译码器将输入的数字码译为多个数字信号，将译码后的数字信号分别输入至PMOS电流源开关驱动单元与NMOS电流源开关驱动单元，两路开关驱动单元输入相同，经过驱动单元后的数字信号作为开关驱动输出INP#P，INN#P，INP#N，INN#N，且INP#N与INN#P，INP#P与INN#N为逻辑相同的信号，且INP#N与INN#P与译码器输出数字信号逻辑相同，INP#P与INN#N与译码器输出数字信号逻辑相反，驱动模块输出的数字信号作为MOS开关的栅压控制输出电流源阵列的每一路导通与否来控制其输出电流的大小，从而控制施加在负载电阻上电流的大小。

5.根据权利要求4所述的带有自校准功能的轨到轨电流舵DAC结构，其特征在于，该DAC采用四元驱动：经过电流源差分驱动后PMOS电流源与NMOS电流源开关阵列各有一组差分数字信号控制其电流源的差分输出，使得输出双差分电压，分别为NOUT_P、NOUT_N、POUT_P、POUT_N，其随着输入数字码递增，输出POUT_P电压为0～1/2*VDD～0，POUT_N电压为1/2*VDD～0～1/2*VDD；NOUT_N电压为1/2*VDD～VDD～1/2*VDD，NOUT_P电压为VDD～1/2*VDD～VDD。