[发明专利]门级电路的并行仿真方法、系统、存储介质及设备

说明书

本发明提出一种门级电路的并行仿真方法、系统、存储介质及设备，该方法包括：对电路结构文件中各个门节点连接的网络状态及各主输入节点的输入进行赋初始值，再从电路激励文件中获取各主输入门节点的激励信号，与其初始激励信号进行对比，若发生变化，则根据因变化的激励信号引起的网络状态的变化创建新的网表事件并加入到事件队列中，再对事件队列中的所有网表事件进行并行处理，以将网表事件对应的网络的状态值赋予相关联的门节点，并将该门节点加入到门队列中进行调度，门队列中各个门节点的电路求解逻辑相同，同时并行执行，相较于串行仿真极大减少了门级仿真所需的验证周期，对两个队列进行反复处理，以确保门级仿真的有序进行。

技术领域

本发明涉及仿真技术领域，特别涉及一种门级电路的并行仿真方法、系统、存储介质及设备。

背景技术

在高端数字IC产业中，门级电路仿真是关键技术。而随着集成电路规模的极大发展，现今的芯片设计已经达到万亿门级的集成度，日趋增加的系统复杂性使得仿真验证时间不断增加，并且对处理器、内存等计算资源的需求也随之增长，加之单机处理能力和计算资源的增长有限，因此传统的仿真验证方法已经难以满足目前芯片系统的规模及复杂度。

目前，传统的门级仿真技术存在如下几个很明显的缺陷：大多只能实现串行或部分并行门级仿真，导致仿真验证周期过长，研究表明，现有的仿真消耗的时间占整个计算机硬件系统设计周期的50%以上，这已成为大规模、复杂计算机系统设计过程中的一大痛点；有些仿真器虽然能实现对门级电路的高并行加速，但只能针对特定的门级电路结构，无法适配所有门级电路结构；不具备可扩展性，只能在特定的硬件平台上进行实行仿真。因此，急需提供一种快速高效的门级电路的仿真技术来解决这些难题。

发明内容

基于此，本发明的目的是提出一种门级电路的并行仿真方法、系统、存储介质及设备，以解决上述提到的问题。

根据本发明提出的门级电路的并行仿真方法，所述方法包括：

对电路结构文件中各门节点的网络的状态及各主输入门节点的输入进行赋初始值以得到各网络的状态初始值及各主输入门节点的初始激励值；

从电路激励文件中获取对各主输入门节点施加的激励信号值，并将对各主输入门节点施加的激励信号值与其初始激励值进行对比以判断各主输入门节点的激励信号是否发生变化；

若主输入门节点的激励信号发生变化，则对与主输入门节点的输出端连接的网络的状态值进行求解，并将求解后的网络的状态值与其对应的状态初始值进行对比以判断网络的状态是否发生变化，若网络的状态发生变化，则创建与网络相关的网表事件并加入到事件队列中；

若不再产生新的网表事件，则对所述事件队列中的所有网表事件进行并行处理以同时将与各网表事件对应的网络的状态值赋予其输入端与网络连接的门节点，并将被赋值的门节点依次加入到门队列中，及将处理后的网表事件调出所述事件队列，直至所述事件队列变为空；

判断所述门队列是否为空，若所述门队列不为空，则对所述门队列中的所有门节点进行并行仿真求解以得到各门节点的新的输出值，并将门节点的新的输出值与其旧的输出值进行对比以判断门节点的输出是否发生变化，若门节点的输出发生变化，则为与门节点的输出端连接的网络创建一个网表事件，并将网表事件加入到事件队列中，及将相应的门节点调出所述门队列，直至所述门队列变为空；

判断所述事件队列是否为空，若所述事件队列为空，则结束仿真。