[发明专利]一种基于FPGA的非标准信号的显示转化系统

说明书

本发明提供一种基于FPGA的非标准信号的显示转化系统，包括非标准视频源数字信号输入端，用于将视频源数字信号CLK,VSYNC，HSYNC,DE,DATA传递给FPGA；分辨率检测模块，利用视频源数字信号中不符合VESA标准的传递视频源数字信号，与目标分辨率的信号对比，得到缩放倍数；帧频转换模块，使得视频源数字信号的帧频能够符合传输标准，得到满足预期VESA标准的帧率，放缩模块，利用得到的缩放倍数配合双三次插值算法，得到分辨率为1600×1200，帧率为60Hz，像素时钟为162MHz的视频数据流，并将其送给液晶显示屏进行显示，用于解决不同的输入视频源难以在非标准的视频显示器上正常显示。

技术领域

本发明主要涉及显示转化技术领域，具体涉及一种基于FPGA的非标准信号的显示转化系统。

背景技术

随着图像显示技术的不断发展，特别是以LCD为显示介质的平板显示器技术的高速发展，液晶显示设备在人们的日常生活中越来越重要，在家用电器、汽车、医疗及军工等行业广泛应用。为了满足不同显示需求，不同显示分辨率和显示频率的液晶显示器也常常被人们使用。

为了正确的接收和输出视频图像信号液晶显示器显示标准为VESA标准， VESA标准是由视频电子标准协会（Video Electronics Standards Association, VESA）制定的视频信号时序标准，该标准已经在世界范围内得到广泛的应用。

在VESA标准中，显示器扫描方式大多采用逐行扫描的方式，即从屏幕左上角第一行开始，从左向右逐点扫描，扫描完一行后，从上往下扫描下一行，当扫描完一场的所有行时，再重新从左上角开始继续扫描下一场的信号。VESA显示信号主要包含5种信号：行同步信号 Hsync、场同步信号Vsync、像素时钟DCLK、有效显示区域信号DE、图像数据DATA。由行同步信号Hsync和场同步信号Vsync分别表示一行和一场的开始。在每一行中都有像素时钟信号DCLK，在DCLK边沿传输图像数据DATA。

发明人在具体的实施例操作过程中，发现了以下缺陷：

液晶显示器只显示一部分图像数据DATA，在每一行起始位置前和结束位置后，都有一些数据不会显示，并且在VESA标准中只规定了常用的显示需求的分辨率、刷新率、每行中有效像素点、每场中有效行、像素时钟等，对于不常见的显示屏幕如480×480等却没有规定，在每次使用VESA标准去驱动屏幕时都要根据已有的像素去不断的尝试。

因此为了保证不同的视频格式可以在不同大小的液晶屏内按照VESA标准显示需要解决两个问题，一个是检测输入视频源与目标显示屏之间的分辨率的缩放倍数，得到目标分辨率的视频流，还需要将输入视频源的帧频转化为目标视频信号的帧频格式，两者相结合可以使不同的输入视频源在非标准的视频显示器上正常显示。

发明内容

发明要解决的技术问题

本发明的提供了一种基于FPGA的非标准信号的显示转化系统，用以解决上述背景技术中存在的技术问题。

技术方案

为达到上述目的，本发明提供的技术方案为：一种基于FPGA的非标准信号的显示转化系统，包括

非标准视频源数字信号输入端，用于将视频源数字信号CLK,VSYNC，HSYNC,DE,DATA传递给FPGA；

分辨率检测模块，利用视频源数字信号中不符合VESA标准的传递视频源数字信号，与目标分辨率的信号对比，得到缩放倍数；

帧频转换模块，使得视频源数字信号的帧频能够符合传输标准，得到满足预期VESA标准的帧率；

放缩模块，利用得到的缩放倍数配合双三次插值算法，得到分辨率为1600×1200，帧率为60Hz，像素时钟为162MHz的视频数据流，并将其送给液晶显示屏进行显示。

进一步的，所述分辨率检测模块包括，